Contribution à la Conception d'un Crypto-Système Hybride RSA-AES Embarqué sur un circuit programmable FPGA.

Abstract

La notion de sécurité dans les systèmes embarqués sur puce (System-on-Chip "SOC") est une exigence primordiale pour la majorité des applications. Ceci peut être assuré par un protocole de chiffrement implémenté sur matériel en prenant en compte diverses contraintes telles que la vitesse de traitement, la surface occupée et l'énergie limitée. Notre projet de fin d'études, intitulé : « Contribution à la conception d'un cryptosystème hybride RSA-AES embarqué sur circuit programmable FPGA», consiste à étudier la conception d'un système hybride RSA-AES, dans le but de l'intégrer dans une plateforme de chiffrement reconfigurable visant à protéger les applications s'exécutant dans un système embarqué sur puce. Pour l'implémentation de ces deux algorithmes RSA et AES, le partitionnement de ces derniers sur les deux ressources logicielles et matérielles s'effectue généralement en tenant compte des performances à atteindre comme la surface occupée et le temps d'exécution afin d'acquérir une bonne conception. L'implémentation matérielle de l'AES a été réalisée par trois architectures en utilisant les circuits FPGA. Les performances obtenues par ces implementations ont été satisfaisantes en termes de surface, vitesse et fréquence de fonctionnement où l'architecture pipeline offre de meilleurs résultats comparés à l'architecture série. L'implémentation du RSA a été faite par logiciel à l'aide du langage C, où la clé secrète de l'AES a été chiffrée par RSA. Mots clés: Systèmes embarqués, (System-on-Chip "SOC"), chiffrement, RSA, AES, FPGA, système hybride.