Etude et simulation d’un multiplieur 4 bits

Abstract

Le multiplieur est l'un des blocs matériels clés dans la conception de processeurs d'arithmétiques de signal et d'image. Ces dernières années, les multiplieurs à grande vitesse jouent un rôle important dans la conception de toute architecture et les chercheurs travaillent encore pour augmenter leur vitesse de fonctionnement. Dans notre travail, nous avons étudié et comparé l’architecture de deux circuits combinatoires à base de portes logiques structurés en technologie CMOS, qui ont pour fonction de multiplier deux nombres binaires de 4 bits. A la fin nous avons constaté que le nombre de transistors MOS utilisés et l'algorithme suivis définissent les performances du multiplieur en terme de surface, de puissance et de vitesse