Implémentation sur carte FPGA d'un décodeur STBC et FFT hybride

Abstract

Notre travail s’inscrit dans le cadre de la contribution à l’implémentation efficace sur FPGA « Field Programmable Gate Array » d’un système de communication à haut débit qui utilise la combinaison STC-OFDM « Space Time Coding- Orthogonal Frequency Division Multiplex » ou STC-OFDM-CDMA « Space Time Coding- Orthogonal Frequency Division Multiplex- Code division Multiple Access ». Dans ce contexte, nous avons proposé et implémenté sur circuit FPGA récent, des architectures efficaces et à haut débit pour deux blocs élémentaires du système qui sont le décodeur espace temps d’Alamouti et le bloc FFT. Pour le décodeur d’Alamouti, nous avons proposé et implémenté deux architectures à haut débit qui réduisent le nombre d’additionneurs et de multiplieurs utilisés. Les architectures sont configurables pour le système Alamouti 2×1 et 2×2. Pour le bloc FFT, qui est le cœur du modulateur OFDM, nous avons proposé des architectures de type MDC « Multi path delay commutator » basées sur l’utilisation de radix mixé 22-23 et qui permettent de traiter deux ou quatre séquences indépendantes pour toutes les tailles qui sont une puissance de deux. Les résultats d’implémentation des architectures, pour le bloc FFT et pour le bloc de décodage d’Alamouti, montrent que ces implémentations assurent un débit élevé avec une efficacité importante en ressources et en puissance consommée.