Implémentation sur FPGA d'une méthode de segmentation des images par Level Set

Please use this identifier to cite or link to this item: http://localhost:8080/xmlui/handle/123456789/38871

Full metadata record

DC Field	Value	Language
dc.contributor.author	Oukil, Abdelkader	-
dc.contributor.author	Talbi, Farid	-
dc.date.accessioned	2025-04-16T10:35:35Z	-
dc.date.available	2025-04-16T10:35:35Z	-
dc.date.issued	2011	-
dc.identifier.uri	https://di.univ-blida.dz/jspui/handle/123456789/38871	-
dc.description	4.621.1.065 ; 109 p	fr_FR
dc.description.abstract	L’objectif essentiel de notre mémoire est l’implémentation sur un circuit FPGA (Field Programmable Gate Array) d’une méthode de segmentation des images par ensemble des niveaux sans réinitialisation. Dans un premier temps, un algorithme a été élaboré et validé par l’outil Matlab. Par la suite, une architecture a été proposée et implémentée sous l’environnement Xilinx ISE 7.2.	fr_FR
dc.language.iso	fr	fr_FR
dc.publisher	Blida1	fr_FR
dc.subject	Traitement d’image, segmentation, ensemble des niveaux, VHDL, FPGA.	fr_FR
dc.title	Implémentation sur FPGA d'une méthode de segmentation des images par Level Set	fr_FR
Appears in Collections:	Mémoires de Master

Files in This Item:

File	Description	Size	Format
4.621.1.065.pdf		9,67 MB	Adobe PDF	View/Open

DSpace JSPUI