Architecture pour détection de contour actif sur FPGA

Abstract

Notre travail présente une contribution a l implémentation sur FPGA de détecteurs de contours en temps réel. deux axes sont traités l' approche analytique et l'approche analytique et l'approche du contour actif. Comme première partie nous avons adapté la méthode de canny pour une implémentation et un traitement temps réel sur FPGA. Dans la deuxième partie, nous avons étudié et proposé une architecture pour le contour actif temps réel implémentable sur FPGA.