Etude et implémentation sue FPGA de la commande PID

Please use this identifier to cite or link to this item: http://localhost:8080/xmlui/handle/123456789/949

Full metadata record

DC Field	Value	Language
dc.contributor.author	Azza, Abdelaziz
dc.contributor.author	Ouazen, Hamza
dc.date.accessioned	2019-10-17T08:54:56Z
dc.date.available	2019-10-17T08:54:56Z
dc.date.issued	2012
dc.identifier.citation	4.621.1.061 ; 30 cm ; illustré	fr_FR
dc.identifier.uri	http://di.univ-blida.dz:8080/xmlui/handle/123456789/949
dc.description.abstract	Ce mémoire présente l’implémentation du régulateur PID sur la carte de développement Sapartan-3E en utilisant le langage VHDL. Les performances de l’algorithme implémenté sont mises en évidence en considérant l’asservissement en vitesse d’un moteur à courant continu. Les outils utilisés pour l’implémentation et la simulation des différents modules sont le logiciel Xilinx ISE 12.3 et le simulateur ISim. Le mémoire présente aussi les résultats des simulations et des tests pratiques réalisés au cours de la mise au point de ce projet. Mots clés : FPGA, VHDL, Carte de développement Spartan-3E, le contrôleur PID, Modulation en Largeur d’Impulsion (MLI), commande en vitesse d’un MCC.	fr_FR
dc.language.iso	fr	fr_FR
dc.publisher	Univ Blida1	fr_FR
dc.subject	FPGA, VHDL, Carte de développement Spartan-3E, le contrôleur PID, Modulation en Largeur d’Impulsion (MLI), commande en vitesse d’un MCC	fr_FR
dc.title	Etude et implémentation sue FPGA de la commande PID	fr_FR
Appears in Collections:	Mémoires de Master

Files in This Item:

File	Description	Size	Format
Untitled.pdf		13,07 MB	Adobe PDF	View/Open

DSpace JSPUI