Implémentation des réseaux de neurones artificiels sur circuit FPGA en utilisant la représentation en virgule fixe

Abstract

Les travaux présentés dans cette thèse portent, essentiellement, sur l’implémentation des réseaux de neurones de type FFAN sur FPGA par l’utilisation du langage VHDL sous l’environnement ISE de Xilinx, et la représentation des données, codés en virgule fixe