Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/10210
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorSOUDAOUI, Khadidja-
dc.contributor.authorABDELMALEK, Yasmine-
dc.date.accessioned2021-03-01T09:17:44Z-
dc.date.available2021-03-01T09:17:44Z-
dc.date.issued2020-
dc.identifier.urihttp://di.univ-blida.dz:8080/jspui/handle/123456789/10210-
dc.description4.621.1.859;96p;illustréfr_FR
dc.description.abstractUn nœud de capteurs est un système composé principalement d’un ou plusieurs capteurs pour capter des données, d’une unité de traitement de ces données, d’un circuit de communication avec l’extérieur (WIFI, ZIGBEE, Bluetooth, Ethernet), et d’un circuit de gestion de l’alimentation. Dans le cadre de ce projet de fin d’études Master, nous nous intéressons à la conception et le prototypage d’un nœud de capteur construit à base d’un circuit FPGA. Le projet est divisé en deux grandes étapes : la première étape consiste à implémenter l’architecture interne de l’unité de traitement du nœud de capteur sur un circuit FPGA XILINX ARTIX-7 et la deuxième étape consiste à concevoir le prototype d’un nouveau circuit imprimé construit autour du circuit FPGA, de deux capteurs (accéléromètre, capteur de température) et d’un certain nombre de périphériques (UART, afficheur sept segment, JTAG, etc.). Dans la première étape nous avons implémenté l’architecture hardware de l’unité de traitement. Cette dernière représente un système sur puce (SOC) composé du processeur soft NEO430 et d’un certain nombre de composants IPs (intelectual properties) décrits entièrement en VHDL (Very high speed Hardware Description Language). L’outil Vivado est utilisé pour la synthèse, l’implémentation et l’analyse de la puissance du SOC sur le circuit FPGA Artix-7 de Xilinx. Dans la deuxième étape, nous avons conçu le circuit imprimé du nœud de capteur, moyennant l’outil Altium designer. Pour cela et vu la complexité du projet, nous avons adopté une méthodologie de conception qui consiste à utiliser les fichiers de contraintes de conception sur FPGA (XDC) et les résultats d’analyse de la puissance pour les exploiter comme fichier d’entrée pour la conception du circuit imprimé. Les résultats obtenus sont concurrentiels par rapports à d’autres produits et montrent que le nœud de capteur consomme une puissance statique de 97mWatt, une fréquence de 100 Mhz, et le PCB final est un circuit imprimé de 8 couches et de dimensions de 10cmx10cm.fr_FR
dc.language.isofrfr_FR
dc.subjectnœud de capteur, processeur Neo430, SOC, FPGA ARTIX-100T, outil VIVADO, Altium-designerfr_FR
dc.titleConception et prototypage d’un nœud de capteur à base de circuit FPGAfr_FR
Collection(s) :Mémoires de Master

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
mimoir fin etude.pdf3,88 MBAdobe PDFVoir/Ouvrir


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.