1. Université Saad Dahlab blida 1
  2. Faculté De Technologie
  3. Département d’Electronique
  4. Mémoires de Master
Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/16068
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorBenrahmoune, M-
dc.contributor.authorMousserati, M-
dc.date.accessioned2022-05-18T08:30:21Z-
dc.date.available2022-05-18T08:30:21Z-
dc.date.issued2017-
dc.identifier.urihttps://di.univ-blida.dz/jspui/handle/123456789/16068-
dc.description4.621.1.531 ; 137 pfr_FR
dc.language.isofrfr_FR
dc.publisherBlida1fr_FR
dc.titleImplémentation FPGA d'une transmission sécurisée par le système chaotique unifiéfr_FR
Collection(s) :Mémoires de Master

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
Rapport_PFE_MASTER_Chaos_2017_MOUSSERATI&BENRAHMOUNE.pdf4,61 MBAdobe PDFVoir/Ouvrir
Affichage abbrégé


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.