Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/16710
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorAzibi, Rafik-
dc.contributor.authorDjellali, Samir-
dc.date.accessioned2022-06-01T07:17:36Z-
dc.date.available2022-06-01T07:17:36Z-
dc.date.issued2016-
dc.identifier.urihttps://di.univ-blida.dz/jspui/handle/123456789/16710-
dc.description4.621.1.499 ; 103pfr_FR
dc.description.abstractCe mémoire de fin d’études aborde une partie d’une étude et réalisation de cellule logique d’une bibliothèque standard dédiée pour le compte d’une Centrale technologique (salle blanche) situé au centre de développement des technologies CDTA. Cette bibliothèque facilite la conception et l’implémentation des circuits ASIC. La bibliothèque standard est constituée de plusieurs portes logiques simples (and, nand, or, nor.) et complexes (MUX, bascule, addit ionneur, mémoire.) avec la technologie 1µm. l’étude en question prend en considération plusieurs facteurs, consommation (courant, puissance), timing (délais de propagation, temps de monté et temps de décente) et dimension. Cette étude commence par l’état de l’art sur les différentes bibliothèques des technologies dans le marché industriel, par la suite, développé toute la théorie en prenant compte du cahier de charge de la bibliothèque. L’outil de conception Virtuoso de Cadence sera utilisé durant le flow de conception. Trois étapes nécessaires pour la réalisation de ses cellules logiques : conception, dessin de masque (layout), et vérification des règles de dessin.fr_FR
dc.language.isofrfr_FR
dc.publisherblida1fr_FR
dc.subjectconception, simulation, layout.fr_FR
dc.titleConception d’une bibliothèque de cellule standard en technologie CMOS 1μmfr_FR
Collection(s) :Mémoires de Master

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
mémoir finée samir djilali 2017.pdf12,27 MBAdobe PDFVoir/Ouvrir


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.