Veuillez utiliser cette adresse pour citer ce document :
https://di.univ-blida.dz/jspui/handle/123456789/25522
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | Zerrougui, Zohra | - |
dc.date.accessioned | 2023-10-11T10:13:51Z | - |
dc.date.available | 2023-10-11T10:13:51Z | - |
dc.date.issued | 1994 | - |
dc.identifier.uri | https://di.univ-blida.dz/jspui/handle/123456789/25522 | - |
dc.description | 71 p. : ill. ; 30 cm. | fr_FR |
dc.description.abstract | La complexité sans cesse croissante des circuits intégrés VLSI, rend leur réalisation manuelle impossible. Il a donc développé des outils informatiques puissants et rapides pour l’élaboration de circuits intégrés. Ces logiciels permettent d’assurer d’une manière interactive la conception du circuit intégré depuis le cahier des charges jusqu’à l’implantation de celui-ci. Les outils de C.A.O sont de puissance complexité diverses, allant du simple outil graphique d’aide au dessin, jusqu’aux chaînes de logiciels qui effectuent automatiquement des tâches très complexes. Lors de la réalisation d’un circuit intégré, on peut distinguer plusieurs phases dans la mise au point de celui : - Simulation et conception: lors de cette étape, le schéma du circuit à réaliser est formé à partir d’éléments de base choisis selon la fonction désirée. - Plan et dessin de masques: c’est une étape fondamentale dans la conception de tout circuit intégré. Pour faire le layout d’un circuit, on doit tenir compte de la technologie utilisée (NMOS, CMOS, BIPOLAIRE…). Chaque technologie est caractérisée par un nombre de masques et des règles de dessin qu’il faut absolument respecter (dimension minimale des pistes conductrices, des zones diffusées ,…) - Implantation du circuit: placement des composants et routage des connexions. - Vérification du fonctionnement: ceci est assuré par un simulateur électrique auquel il faut fournir non seulement la topologie du circuit (schéma d’interconnexions des transistors mais également des dimensions de chaque transistor ainsi que les valeurs des résistances et celles des capacités en chaque nœud. Les techniques de la C.A.O intervient à tous les stades de la conception, en particulier, lors des étages de placement des composants et de tracé des connexions. En VLSI, le taux d’intégration est très élevé. Une puce peur comporter des centaines sinon des milliers de cellules que le concepteur doit placer sans introduire d’erreurs et ceci n’est possible que si l’on dispose de logiciels performants. Il existe plusieurs techniques de placement des cellules dans un circuit intégré. Parmi ces techniques: le circuit simulé. Cette technique du circuit simulé a montré son efficacité lors des opérations de placement par rapport aux techniques les plus évoluées. Actuellement, le placement des cellules est effectué à base de réseaux neurones (réseau de kohonen) [1], où chaque cellule est représenter par un ensemble de neurones. La disposition des cellules est identique à celle de Gate array. Les résultats obtenus n’étant pas satisfaisant, il a fallu introduire le recuit simulé. | fr_FR |
dc.language.iso | fr | fr_FR |
dc.publisher | Sétif | fr_FR |
dc.subject | Recuit simulé | fr_FR |
dc.subject | Outils de C.A.O | fr_FR |
dc.subject | NMOS | fr_FR |
dc.subject | CMOS | fr_FR |
dc.subject | Pistes conductrices | fr_FR |
dc.title | Placement des cellules dans un circuit intégré par recuit simulé | fr_FR |
dc.type | Thesis | fr_FR |
Collection(s) : | Thèse de Magister |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
32-530-728-1.pdf | Thèse de Magister | 54,99 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.