Study and FPGA implementation of LMS and NLMS adaptive filtering with reduced logic utilization.

Abstract

Le filtrage adaptatif est une technique importante dans diverses applications de traitement du signal, et les deux algorithmes largement utilisés sont les algorithmes des moindres carrés moyens (LMS) et les LMS normalisés (NLMS). Notre travail vise l’implémentation sur FPGA des deux architectures adaptatives LMS et NLMS avec une utilisation logique réduite. Pour se faire nous avons opté d’une part pour un calcul à virgule fixe, 16 bits pour les entrées-sorties et 32 bits max pour les calculs internes. De l’autre part nous avons opté pour la forme directe de filtres RIF comme architecture d’implémentation. Les outilles ISE Design Suite 14.7 de Xilinx et "System Generator" sont utilisés pour la synthèse et la présentation des résultats. Les validations des deux structures sont effectuées avec des configurations à 64 coefficients, sur le circuits FPGA Virtex-6 XC6VCX240t de Xilinx.