Conception et implémentation d’un processeur RISC-V à 5-étages sur FPGA

Abstract

Le terme open source se répand de plus en plus dans le domaine des processeurs et des logiciels. Il désigne l'accès ouvert aux conceptions et aux codes pour le grand public, sans avoir à payer les frais des licences commerciales. Ce travail présente la conception et l'implémentation d'un processeur open source RISC-V RV32I avec un pipeline de 5 étapes. Ce projet se compose de trois parties. La première partie concerne la conception du processeur à cycle unique (single cycle). La deuxième partie consiste en la réalisation du pipeline de 5 étapes à partir du processeur à cycle unique développé dans la première partie. Enfin, la troisième partie est consacrée à la vérification du fonctionnement par plusieurs tests.