Veuillez utiliser cette adresse pour citer ce document :
https://di.univ-blida.dz/jspui/handle/123456789/3854
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | Rebih, Chafik | - |
dc.date.accessioned | 2019-12-09T07:45:31Z | - |
dc.date.available | 2019-12-09T07:45:31Z | - |
dc.date.issued | 2018 | - |
dc.identifier.uri | http://di.univ-blida.dz:8080/jspui/handle/123456789/3854 | - |
dc.description | 4.531.1.425 ; 120 p ; illustré | fr_FR |
dc.description.abstract | Ces derniers temps des nouveaux domaines sont devenus très importants dans la vie quotidienne, tels que la télécommunication, le multimédia, les applications biomédicales, etc. Ces domaines nécessitent une utilisation importante des circuits intégrés. Le test de circuit intégré est devenu une tâche essentielle dans l’industrie de semi-conducteurs malgré qu’il cause un impact considérable sur le cout de production. Ces circuits (qui peuvent être une seule puce) peuvent contenir des millions de transistors (en plus d’autre composants tels que les résistances, les capacités, les diodes). Le test des semi-conducteurs sur la tranche de silicium (wafer) nécessite d'établir un contact électrique avec les circuits gravés sur la tranche (les puces). Le contact est établi physiquement entre les pointes de la carte à pointes ( probe cartd) de testeur ( appelé testeurs sous pointes) et les pads de connexion (connexions des dispositifs constituant les circuit : transistors, diode, résistance … ect..). | fr_FR |
dc.language.iso | fr | fr_FR |
dc.publisher | Univ Blida1 | fr_FR |
dc.subject | testeur;pontés | fr_FR |
dc.title | ETUDE, CONCEPTION ET REALISATION D’UN TESTEUR SOUS POINTES | fr_FR |
Collection(s) : | Mémoires de Master |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
PFE Testeur sous pointes finale11.pdf | 15,41 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.