Étude et implémentation sur FPGA d’un code correcteur d’erreurs de type Reed-Solomon

Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/5663

Affichage complet

Élément Dublin Core	Valeur	Langue
dc.contributor.author	Layadi, Bachreddine
dc.contributor.author	Bentoucha, Mohamed Amine; Allailou, Boufeldja (promoteur)
dc.date.accessioned	2020-03-05T12:09:06Z
dc.date.available	2020-03-05T12:09:06Z
dc.date.issued	2007
dc.identifier.uri	http://di.univ-blida.dz:8080/jspui/handle/123456789/5663
dc.description	106 p.; ill.+1 cd rom.-Mémoire d’ingénieur d’état en Aéronautique option Installation .-Numéro de Thèse 035/2007	fr_FR
dc.description.abstract	Résumé Dans ce travail nous allons étudier et analyser le codage Reed-Solomon. Le codeur ainsi que le décodeur seront simulés sous VHDL afin de réaliser une implémentation FPGA Abstract In the work we will study and analyse the Reed-Solomon coding. We will write a program with VHDL to simulate encoder and decoder, and then we discuss the hardware implementation on FPGA	fr_FR
dc.language.iso	fr	fr_FR
dc.publisher	Université Blida 01	fr_FR
dc.subject	Codage Reed-Solomon; FPGA	fr_FR
dc.subject	VHDL	fr_FR
dc.title	Étude et implémentation sur FPGA d’un code correcteur d’erreurs de type Reed-Solomon	fr_FR
dc.type	Thesis	fr_FR
Collection(s) :	ingénieur d'etat

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
035-2007.pdf		39,15 MB	Adobe PDF	Voir/Ouvrir

DSpace JSPUI