Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/6603
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorMechri, Hamid-
dc.date.accessioned2020-11-03T11:58:42Z-
dc.date.available2020-11-03T11:58:42Z-
dc.date.issued2010-
dc.identifier.urihttp://di.univ-blida.dz:8080/jspui/handle/123456789/6603-
dc.descriptionBibliogr. ill. 4 cd-rom. 130 p.fr_FR
dc.description.abstractCe travail de mémoire se rapporte à l’interfaçage graphique dans les systèmes à microprocesseur. On s’est donné pour premier objectif la conception d’un système mixte logiciel /matériel exploitant le système d’adressage physique étendu comme interface pour reproduire des images vidéo, en temps réel, sur un périphérique d’affichage, un écran PC en l’occurrence. Ledit système assure une gestion autonome de la mémoire d’affichage après transfert des données. Le second objectif fut l’utilisation de la logique programmable pour réaliser les différentes parties de ce système et les implémenter sur un circuit logique programmable, un FPGA par exemple, dotant ainsi le système de deux propriétés importantes que sont la reconfigurabilité et la portabilité qui lui garantissent le fonctionnement sur n’importe quelle plate forme à logique programmable, d’être implémenté sur n’importe quel circuit programmable, y compris ceux de la nouvelle génération, et aussi d’être reconfiguré pour exécuter d’autres taches ayant trait à l’affichage vidéo.fr_FR
dc.language.isofrfr_FR
dc.publisherالبليدة1fr_FR
dc.subjectMicroprocesseurfr_FR
dc.titleConception d'un système mixte pour l'affichage vidéo temps réelfr_FR
dc.typeThesisfr_FR
Collection(s) :Thèse de Magister

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
32-530-402-1.pdfThèse de Magister2,02 MBAdobe PDFVoir/Ouvrir


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.