الجمهورية الجزائرية الديمقراطية الشعبية République Algérienne démocratique et populaire

وزارة التعليم السعسالي و البحث العسامي Ministère de l'enseignement supérieur et de la recherche scientifique

> جــامعة سعد دحلب البليدة Université SAAD DAHLAB de BLIDA

> > كلية التكنولوجيا Faculté de Technologie

قسم الإلكترونيك Département d'Électronique

CB

Mémoire de Master

Filière : Électronique Spécialité : Microélectronique

Présenté par

BALI Manel

&

BERRAH M^rhamed

Etude et Simulation d'une structure Métal-Oxyde-Semiconducteur, Application aux matériaux high-k/III-V

Promoteur:

M^r. Ammi Sofiane

Co-promoteur :

M^r. Aissat Abdelkader

Année Universitaire 2023-2024

ملخص: من بين الحلول التي يمكننا بها دفع حدود التصغير في تكنولوجية CMOS ، استخدام مواد مبتكرة مثل (high-k/III-V) . يتيح لنا هذا التركيب بالتخفيف من التأثيرات الناجمة من تصغير الأبعاد . الهدف من هذه الأطروحة هو إجراء دراسة نظرية تعتمد على تحليل المكونة معدن عزل مسبه الناقل من أجل دراسة أنظمة الأطروحة هو إجراء دراسة نظرية تعتمد التركيبة داخل بيئة حسابية ، بدأ بهيكل MOS كلاسيكي ثم هيكل التشغيل المختلفة . بعد ذلك ، تم محاكات هذه التركيبة داخل بيئة حسابية ، بدأ بهيكل MOS المحتلفة . بين المحتلفة . بعد ذلك ، تم محاكات هذه التركيبة داخل بيئة حسابية ، بدأ بهيكل من المحتلفة . بعد ذلك ، تم محاكات هذه التركيبة داخل بيئة حسابية ، بدأ بهيكل من أجل دراسة المركب.

كلمات المفاتيح: معدن - عزل - شبه الناقل ، المحاكات ، البوابة high-k/ III-V

Résumé : Parmi les solutions envisagées pour repousser les limites de la miniaturisation dans la technologie CMOS, on a l'utilisation des matériaux innovants comme (high-k/III-V). Cet empilement à travers la grille nous permet de compenser sous certaines conditions les effets induits par les petites dimensions. L'objectif de ce travail de mémoire est de faire une étude théorique basée sur une analyse de l'empilement Métal-Oxyde-Semiconducteur afin d'étudier les différents régimes de fonctionnement. Après, une simulation de cet empilement sous un environnement de calcul, commençant par une structure MOS classique ensuite une structure utilisant des matériaux innovants afin de montrer l'amélioration des paramètres électrostatiques ce qui donne un bon contrôle à la grille.

Mots clés : Métal-Oxyde-Semiconducteur ; Simulation ; grille high-k/III-V.

Abstract: Among the solutions considered to push the limits of miniaturization in CMOS technology, we have the use of innovative materials such as (high-k/III-V). This stacking through the gate allows us to compensate under certain conditions the effects induced by small dimensions. The objective of this thesis work is to make a theoretical study based on an analysis of the Metal-Oxide-Semiconductor stack in order to study the different operating regimes. After, a simulation of this stack under a computing environment, starting with a classic MOS structure then a structure using innovative materials in order to show the improvement of the electrostatic parameters which gives good control to the gate

Keywords: Metal-Oxide-Semiconductor; Simulation; high-k/III-V gate.

Nous tenons tout d'abord à remercier « Dieu » le tout puissant et miséricordieux, qui nous a donné la force et la patience d'accomplir ce modeste travail.

Nous exprimons toutes nos reconnaissances et nos particuliers remerciements à notre promoteur, Mr. Ammi Sofiane et notre Co-promoteur Mr. Aissat Abdekader, qui nous ont permis de réaliser ce travail, pour leur suivi permanent et leurs conseils. Les échanges que nous avons pu avoir ensemble ont été très enrichissants.

Nous adressons nos sincères remerciements à tous les enseignants, tout au long de notre parcours universitaire, et également toutes les personnes qui par leurs paroles, leurs écrits, leurs conseils et leurs critiques ont guidé notre réflexion.

Nous remercions sincèrement les membres de jury qui ont accepté d'examiner ce travail.

Dédicaces

BERRAH M'hamed

Je dédie ce modeste travail :

A mes très chers parents, pour leurs soutient moral et financier, qui m'ont toujours encouragé pour terminer mes études, en leur espérant une longue vie et que dieu les garde.

A mes sœurs. Et mes frères et bien sûr à ma femme et mes enfants.

A toute ma famille.

Et à tous mes amis.

Dédicaces

BALI Manel,

Je dédie ce travail qui n'aura jamais pu voir le jour sans les soutiens Indéfectibles et sans limites de mes chers parents qui ne cessent de me donner avec amour le nécessaire pour que je puisse arriver à ce que je suis aujourd'hui.

Papa LAKDER qui m'a aidé et encouragé depuis ma naissance. Maman SAGHIRA la femme qui a consacré sa vie pour que je sois la meilleur et pour que je puisse continuer mes études. Que Dieu les protège.

> A mes frères : AMEUR, MOHAMED, ABDULHAK SALIM et à ma chère unique sœur, « je t'aime ».

A tous mes neveux et nièces et à mes belles sœurs.

A mes chères cousines adorées.

A Ma Chère YOUSRA qui m'a le plus aidé et soutenu dans ma vie. Et à toutes mes amies.

Figure 1.1	Diagramme de bandes d'énergie d'un matériau conducteur. 4			
Figure 1.2	Diagramme de bandes d'énergie d'un matériau isolant. 5			
Figure 1.3	Bande interdite en fonction de la permittivité relative des principaux matériaux oxydes (la Silice et les High-k).			
Figure 1.4	Diagramme de bandes d'énergie d'un Semiconducteur	6		
Figure 1.5	Les réseaux d'une structure cristalline cubique	7		
Figure 1.6	a. Représentation en 2D d'un atome de Si avec ces quatre voisins.b. maille élémentaire en 3D. c. structure réseau diamant.			
Figure 1.7	a. Représentation en 2D d'un atome de Ga avec ces quatre voisins As.b. structure réseau Zinc-blend (GaAs).	8		
Figure 1.8	a. SC à gap direct. b. SC à gap indirect.	8		
Figure 1.9	Silicium dopé au Phosphore \mathbf{a} .T = 0 K. \mathbf{b} .T \neq 0 K. \mathbf{c} . Diagramme de bandes.			
Figure 1.10	Silicium dopé au Bore \mathbf{a} .T = 0 K. \mathbf{b} .T \neq 0 K. \mathbf{c} . Diagramme de bandes.	11		
Figure 1.11	Schéma d'une structure MOS	12		
Figure 1.12	Diagramme de bandes d'Energie d'une structure MOS sans contact	13		
Figure 1.13	Diagramme de bandes d'une structure MOS (substrat p) au régime de bandes plates			
Figure 1.14	Diagramme de bandes d'une structure MOS (substrat p) au régime 1 d'accumulation			
Figure 1.15	Variation : a- concentration des charges (ρ_v) , b- champ électrique 1: (<i>E</i>), c- potentiel électrique (<i>V</i>) à travers la structure MOS en régime d'accumulation			
Figure 1.16	Diagramme de bandes d'une structure MOS (substrat p) au régime de déplétion	16		

Figure 1.17	Variation : a- concentration des charges (ρ_v) , b- champ électrique (E) , c- potentiel électrique (V) à travers la structure MOS en régime de déplétion		
Figure 1.18	Diagramme de bandes d'une structure MOS (substrat p) au régime d'inversion		
Figure 1.19	Variation : a- concentration des charges (ρ_v) , b- champ électrique (E) , potentiel électrique (V) à travers la structure MOS en régime d'inversion	18	
Figure 1.20	Schéma électrique équivalent de la capacité MOS	20	
Figure 1.21	La capacité MOS en régime accumulation	21	
Figure 1.22	La capacité MOS en régime de déplétion	21	
Figure 1.23	La capacité MOS en régime inversion, basse fréquence	22	
Figure 1.24	La capacité MOS en régime inversion, haute fréquence	23	
Figure 1.25	Caractéristique C-V de la capacité MOS, haute et basse fréquence	24	
Figure 1.26	Coupe transversale d'une structure MOS avec les différentes charges	24	
Figure 1.27	Illustration de l'intégration d'un diélectrique high-k dans une structure MOS	24	
Figure 2.1	Schéma d'une structure MOS métallique Si/SiO2	33	
Figure 2.2	Diagramme de bandes d'énergies de l'interface à l'intérieur du semiconducteur au régime de bandes plates de la structure MOS Si/SiO ₂	34	
Figure 2.3	Diagramme de bandes d'énergies de l'interface à l'intérieur du semiconducteur au régime d'accumulation de la structure MOS Si/SiO2	35	
Figure 2.4	Diagramme de bandes d'énergies de l'interface à l'intérieur du semiconducteur au régime de déplétion de la structure MOS Si/SiO ₂	35	
Figure 2.5	Diagramme de bandes d'énergies de l'interface à l'intérieur du semiconducteur au régime d'inversion de la structure MOS Si/SiO ₂		
Figure 2.6	Variation du champ électrique à travers l'oxyde et le semiconducteur en régime d'inversion.	37	

Figure 2.7	Variation du potentiel électrique à travers l'oxyde et le semiconducteur en régime d'inversion.			
Figure 2.8	Variation des porteurs libres (e-,h) à l'intérieur du semiconducteur au régime d'inversion			
Figure 2.9	Variation du potentiel de surface (ψ_s) en fonction de la tension de grille (V_g)			
Figure 2.10	Capacité MOS de la structure SiO ₂ /p-Si en fonction de la tension de la grille, en basse et haute fréquence	39		
Figure 2.11	Illustration Schématique de la structure MOS HfO2/GaAs	40		
Figure 2.12	2 Variation du champ électrique à travers la structure HfO ₂ /GaAs en mode inversion			
Figure 2.13	Concentration des électrons dans la région d'inversion en fonction de la tension de grile ($T_{ox} = 10nm \ et \ N_A = 10^{13} \ cm^{-3}$) : (a) structure HfO ₂ /p-GaAs, (b) structure SiO ₂ /p-Si			
Figure 2.14 Concentration des électrons dans la région d'inversion en fonction de la tension de grille de la structure HfO ₂ / p-GaAs, pour différentes épaisseurs de l'oxyde		42		
Figure 2.15	Concentration des électrons à l'interface (région d'inversion) en fonction de la tension de grille dans la structure (SiO ₂ , HfO ₂ , La2O3) / p-GaAs, pour différentes épaisseurs de l'oxyde	42		

Liste des Tableaux

Tableau 1.1	Travail de sortie pour différents métaux	
Tableau 1.2	Exemples de Semiconducteurs	6
Tableau 1.3	Energie et nature du Gap pour différents semiconducteurs	9
Tableau 2.1	Paramètres utilisés dans la simulation Structure 1	34
Tableau 2.2	Paramètres utilisés dans la simulation, Structure 2	40

Abréviations

1D	: Une dimension		
B.C	: Bande de Conduction.		
B.I	: Bande Interdite.		
B.V	: Bande de Valence		
C.C	: Cubique Centré.		
C.F.C	: Cubique Face Centré		
CMOS	: Complementary Metal Oxide Semiconductor		
C.S	: Cubique Simple.		
EOT	: Equuivalent Oxide Thickness		
Ge	: Germanium		
GaAs	: Arséniure de Gallium		
InAs	: Arséniure d'Indium		
InSb	: Antimoniure d'Indium		
InGaAs	: Arséniure d'Indium Gallium		
High-k	: Haute permittivité		
IRTS	: International Technology Roadmap for Semiconducteor		
MOS	: Metal Oxide Semiconductor		
MOSFET	: Metal Oxide Semiconductor Field Effect Transistor		
NMOS	: Transistor MOS ayant un canal de type N (substrat de type P)		
PMOS	: Transistor MOS ayant un canal de type P (substrat de type N)		
SC	: Semiconducteur		
SCE	: Short Channel Effect		
Si	: Silicium		
SiO ₂	: Oxyde de Silicium (la Silice)		
SS	: Sub-threshold Slope		

Symboles

Csc	: Capacité de Semiconducteur	$[F/m^2]$		
Cox	: Capacité d'Oxyde de grille	$[F/m^2]$		
Ecmin	: Energie (niveau) bas de la bande de conduction	[eV]		
$E_{\rm F}$: Energie (niveau) de Fermi	[eV]		
E _F i	: Energie (niveau) de Fermi Intrinsèque	[eV]		
E _F n	: Energie (niveau) de Fermi semiconducteur type n	[eV]		
E_{FM}	: Energie (niveau) de Fermi du métal	[eV]		
E_{Fp}	: Energie (niveau) de Fermi semiconducteur type p	[eV]		
Eg	: Energie de bande interdite (gap)	[eV]		
Egsc	: Energie du gap Semiconducteur	[eV]		
E _{g,ox}	: Energie du gap de l'Oxyde	[eV]		
Evmax	: Energie (niveau) haut de la bande de valence	[eV]		
Eo	: Energie (niveau) vide	[eV]		
Ε	: Champ électrique	[V/m]		
E_{ox}	: Champ électrique au niveau de l'Oxyde	[V/m]		
E _{Sc}	: Champ électrique au niveau du Semiconducteur	[V/m]		
NA	: Concentration en atomes accepteurs ionisés	[1/m ³]		
ND	: Concentration en atomes donneurs ionisés	[1/m ³]		
ni	: Concentration intrinsèque des porteurs dans le matériau	[1/m ³]		
Nc	: Densité équivalente d'états dans la BC	[1/m ³]		
Nv	: Densité équivalente d'états dans la BV	[1/m ³]		
n	: Concentration des électrons	[1/m ³]		
p	: Concentration des trous	[1/m ³]		
k	: Vecteur d'onde d'une particule	[1/m]		
Т	: Température	[K]		
Tox	: Epaisseur de l'oxyde de Silicium	[m]		
Tdep	: Epaisseur de la région de déplétion	[m]		
T _{h-k}	: Epaisseur de l'oxyde high-k	[m]		
V _G	: Tension de grille	[V]		
V_{TH}	: Threshold voltage (tension de seuil)	[V]		
$\phi_{\scriptscriptstyle M}$: Travail de sortie du métal	[eV]		
Xox	: Affinité électronique de l'oxyde			

Xsc	: Affinité électronique du semiconducteur	
$\varepsilon_{r_{OX}}$: Permittivité relative de l'oxyde	
ε_{h-k}	: Permittivité relative du matériau à haute permittivité.	
$\varepsilon_{r_{sc}}$: Permittivité relative du semiconducteur	
ϕ_{sc}	: Travail de sortie du semiconducteur	[eV]
ϕ_f	: Potentiel de Fermi	[Ev]
Vfb	: Tension de bandes plates	[V]
Vox	: Tension au niveau de l'Oxyde	[V]
ψ_s	: potentiel de surface (ox/sc)	[V]
Q_{inv}	: Densité de charge en région d'inversion	$[C/m^2]$
Q_{dep}	: Densité de charge en région de déplétion	$[C/m^2]$
Q_M	: Densité de charge en région métal	$[C/m^2]$
ρ	: Distribution de charge d'espace	[1/m ³]

Constantes

k	: Constante de Boltzmann	$k=8,617385 \cdot 10^{-5}$	[eV/K]
q	: Charge élémentaire	$q=1,6.10^{-19}$	[C]
ε_0	: Permittivité du vide	$\varepsilon_0 = 8,85 .10^{-12}$	[F/m]

TABLE DES MATIÈRES

RÉSUMÉ REMERCIEMENTS DÉDICACES	
LISTE DES ILLUSTRATIONS, GRAPHIQUES ET TABLEAUX LISTE DES SYMBOLES ET DES ABRÉVIATIONS TABLE DES MATIÈRES	
INTRODUCTION GÉNÉRALE	1
1. ETUDE THEORIQUE DE LA STRUCTURE METAL-OXYDE- SEMICONDUCTEUR.	3
1-1. Introduction	3
1-2. Généralité sur les matériaux (Conducteur, Isolant, Semiconducteur).	3
 1-2-1. Conducteur 1-2-2. Isolant 1-2-3. Semiconducteur 1-2-4. Structure cristalline 1-2-4-1. SC de la colonne IV, réseau Diamant 1-2-4-2. SC composés (III-V, II-VI), réseau Zink-Blend 1-2-5. Semiconducteur à Gap direct ou indirect 1-2-6. Semiconducteur intrinsèque 1-2-7. Semiconducteur extrinsèque 1-2-7.1. Type n 1-2-7.2. Type p 	3 4 6 7 7 8 8 9 10 10 10
 1-3. Analyse sur le fonctionnement de la structure MOS 1-3-1. Structure MOS idéale non polarisée 1-3-1-2. Structure MOS idéale polarisée A. Régime de bandes plates (Flat Band) B. Régime d'accumulation C. Régime de déplétion D. Régime d'inversion Tension de seuil (Vth) Charge d'inversion (Qinv) 1-3-2. Capacité de la structure MOS (aspects dynamique) 1-3-2-1. Capacité en régime de déplétion 1-3-2-2. Capacité en régime de déplétion 	11 11 12 14 14 15 16 17 19 20 20 21 22
1-3-3. Structure MOS réelle	24

1-4. Structure MOS à base des matériaux innovants	25
1-4-1. Limites et solutions à la miniaturisation	25
1-4-2. Diélectrique de grille high-k	26
1-4-3. Structure à base de semiconducteur forte mobilité	27
1-5. Conclusion	27
2. SIMULATION DES STRUCTURES MOS (SIO ₂ /Si , HIGH k / III-V)	29
2-1. Introduction	29
2-2. Modèle du confinement électrostatique de la structure MOS	29
2-2-1. Equation de Poisson	30
2-3. Environnement de calcul	32
2-4. Résultats de la simulation	33
2-4-1. Structure MOS à base SiO ₂ /Si	33
2-4-2. Structure MOS à base HFO ₂ /GaAs	40
2-5. Conclusion	43
CONCLUSION GÉNÉRALE	44

RÉFÉRENCES

Introduction générale

Depuis plus d'un siècle, l'industrie électronique reste surprenante, tant dans le domaine technique qu'économique. Sa croissance repose sur l'apparition incessante de nouveaux marchés, basés sur des produits de plus en plus sophistiqués et sur la pénétration de bien d'autres secteurs d'activité tels que l'automobile, le bâtiment, l'énergie...etc. À l'origine de cette percée se situe la microélectronique qui n'a jamais cessé de répondre à l'exigence de la rapidité et de l'intégration des composants avec leur miniaturisation, tout en recherchant le maintien de leur fiabilité et la réduction des coûts de production suivant la loi de Gordon Moore [1]. Ainsi, notre quotidien s'est enrichi de nombreux dispositifs issus de l'industrie microélectronique, tels que les smartphones, les laptops, les tablettes ...etc. Tous ces produits de service ont en commun la présence de composants d'éléments électroniques de base comme : la résistance, le condensateur et le transistor. Par conséquent, une parfaite connaissance et maîtrise des phénomènes physiques intervenant dans le fonctionnement de ces composants élémentaires, sont nécessaires pour concevoir avec le moins d'empirisme possible les composants de demain.

Alors que Kahng et Atalla avaient l'idée du transistor MOS (Metal Oxyde Semiconductor) avec la silice (SiO₂) comme oxyde [2]. De nos jours, celui-ci joue un rôle central dans la technologie silicium : en effet, les circuits à logique CMOS, à base de NMOS (conduction assurée par les électrons) et PMOS (conduction assurée par les trous) constituent la part la plus importante du chiffre d'affaires mondial des circuits intégrés. Cependant, de nouveaux phénomènes physiques sont apparus avec la réduction des dimensions et l'utilisation de nouveaux matériaux et procédés de fabrication. Ces phénomènes dégradent les caractéristiques électriques et nuisent à leur fiabilité. Actuellement, la modélisation et la simulation électrique s'avèrent être deux outils parfaitement adaptés et peu coûteux pour étudier ces phénomènes et tenter, en les comprenant, de les minimiser au maximum.

Notre travail dans ce mémoire s'est concentré sur une étude et simulation de la structure Métal Oxyde Semiconducteur dans le but, d'acquérir une certaine connaissance et maitrise des phénomènes physiques liés au fonctionnement de la structure MOS, afin de gérer les modèles qui nous permettent de simuler les différents modes de cette structure.

Le premier chapitre dans ce manuscrite est consacré à une étude théorique de la structure MOS. Commençant par présenter les matériaux qui la construisent avec quelques notions de bases sur les semiconducteurs. Après, une analyse de l'empilement Métal-Oxyde-Semiconducteur va être explorée. A la fin, nous allons montrer l'intérêt de la miniaturisation dans la structure MOS mais également ses limitations. Pour contrer ces effets, introduire des nouveaux matériaux dans l'empilement représente une solution prometteuse pour la poursuite à la miniaturisation.

Le deuxième chapitre vise comme objectif une simulation sous un environnement TCAD (COMSOL) de la structure MOS avec différents régimes de fonctionnement. Ensuite, nous allons vers des nouveaux matériaux dans le but de pousser les performances électriques afin de remplacer la structure traditionnelle.

Chapitre 1 Etude Théorique de la structure Métal-Oxyde- Sémiconducteur.

1.1 Introduction

Les débuts de la micro-électronique moderne coïncident avec la mise au point de la technologie Metal-Oxide-Semi-conducteur (MOS). Depuis 1970, cette technologie a permis de fabriquer des composants plus petits et plus rapides. Une course à la densité, à la vitesse et à la consommation a commencé.

Afin d'étudier les dispositifs composés de transistors de petites dimensions ou des dispositifs plus complexes de type mémoire, il est nécessaire de bien étudier le fonctionnement de la structure M.O.S, brique élémentaire, et de définir ses paramètres qui nous serviront au cours de notre travail.

Nous commencerons ce chapitre par une généralité sur les différents matériaux qui composent cette structure. Ensuite, une analyse sur le fonctionnement de la capacité MOS, qui nous permet d'avoir une approche simple sur les phénomènes physiques de l'empilement Métal/Oxyde/Semiconducteur. Tout au long de ce manuscrite, nous considèrerons le cas de la structure à base de substrat de type P pour obtenir un n-MOS. Nous terminerons ce chapitre par une présentation des défis de cette structure en termes de matériaux dans la technologie silicium où les matériaux innovants comme les high-k et les semiconducteurs III-V vont jouer un rôle important pour continuer cette course de miniaturisation.

1.2 Généralités sur les matériaux (Conducteur-Isolant-Semiconducteur) :

1.2.1 Conducteur : c'est un matériau qui possède une forte conductivité thermique et électrique. Sa résistivité électrique est la plus faible à température ambiante, typiquement inférieure à $10^{-5}\Omega m$, comme le : Cuivre (Cu), l'Or (Au), Aluminum (Al)...etc. Sa conduction électrique s'effectue par des électrons qui se déplacent librement dans l'atome

dont la bande de conduction et de valence se chevauchent (pas de bande interdite), figure (1.1).



Figure 1.1 : Diagramme de bandes d'énergie d'un matériau conducteur.

Le conducteur est caractérisé par son travail de sortie (ϕ_M), qui spécifie l'énergie du niveau de Fermi (E_{F_M}) des électrons par rapport à l'énergie du vide (E_0), figure (1.1). La concentration des électrons diffère peu d'un métal à l'autre ($10^{22} - 10^{23} cm^{-3}$) quelle que soit sa pureté, Tableau 1.1.

Element	Travail de sortie $\phi_M(eV)$
Pt	5.35
Au	5.1
Al	4.08
Ag	4.0
Ti	4.35
Cr	4.5
Со	5.0
Ni	5.01
Cu	4.65
Mg	3.68

Tableau 1.1 : Travail de sortie pour différents métaux [3].

1.2.2 Isolant : Les matériaux dont la résistivité est typiquement supérieure à $10^8 \Omega m$ sont considérés comme des isolants (Verre, la silice, le carbone, matériaux high-k ...etc). Ces matériaux portent une bande interdite très grande ($E_g > 5eV$), les électrons trouvent des difficultés pour passer de la bande de valence à la bande de conduction, aucun courant électrique ne circule, car il n'y a pas de charges mobiles. Ces isolants jouent un rôle crucial dans les structures MOS en empêchant le courant électrique de passer entre le

métal et le semiconducteur, ce qui permet de contrôler le flux de courant dans les transistors.



Figure 1.2 : Diagramme de bandes d'énergie d'un matériau isolant.

Un matériau isolant est caractérisé par son affinité électronique (χ_{ox}) , qui représente la différence énergétique entre le niveau d'énergie du vide (E_0) et le niveau bas de la bande de conduction $(E_{C_{min}})$, le gap (E_g) qui représente la différence énergétique entre le niveau bas de la bande de conduction $(E_{C_{min}})$ et niveau haut de la bande de valence $(E_{V_{max}})$, figure (1.2), ainsi que la permittivité relative $(\varepsilon_{r_{ox}})$.



Figure 1.3 : Bande interdite en fonction de la permittivité relative des principaux matériaux oxydes (la Silice et les High-k) [4].

1.2.3 Semi-conducteur : entre les métaux et les isolant se trouvent les semiconducteurs (SC) dont la résistivité varie entre $10^{-3}\Omega m$ à $10^4\Omega m$. La largeur de la bande interdite est intermédiaire ($E_g < 5eV$). La conduction électrique se fait par les électrons et les trous, ou de façon préférentielle par l'un des deux.



Figure 1.4 : Diagramme de bandes d'énergie d'un Semiconducteur

Un semiconducteur est caractérisé par son affinité électronique (χ_{sc}) , son gap (E_{gsc}) et ses niveaux de Fermi (E_F) . Un semiconducteur peut être soit pur dit « intrinsèque » $(E_F = E_{F_i})$, soit dopé par des impuretés auquel cas il est dit « extrinsèque » (type n : $E_F = E_{F_n}$, type p : $E_F = E_{F_p}$), figure (1.4).

Les semiconducteurs sont simples ou composés en fonction des éléments qui les constituent et de leurs positions dans le tableau de Mendeléev, Tableau 1.2.

Colonne		Semiconducteur
IV		Si, Ge
III-V	Binaire	GaAs, GaP, GaSb, InAs, InP, InSb
	Ternaire	InxGa1-xAs, AlxGa1-xAs, GaAsyP1-y
	Quaternaire	Al _x Ga _{1-x} As _y P _{1-y}
II-VI	Binaire	CdS, HgTe, CdTe, ZnTe, ZnS
	Ternaire	Cd _x Hg _{1-x} Te

Tableau I.2 : Exemples de Semiconducteurs.

1.2.4 Structure Cristalline : La plupart des semiconducteurs se cristallisent selon un système Cubique. Ce dernier comprend trois réseaux différents possibles, suivant la disposition des atomes.

- Cubique simple (CS) : les atomes sont aux sommets du cube, (figure 1.5.A).
- Cubique centré (CC) : identique au cubique simple mais avec un atome au centre, figure (1.5.B).
- Cubique face centrée (CFC) : identique au cubique simple mais avec un atome au centre de chaque face, figure (1.5.C).



Figure 1.5 : Les réseaux d'une structure cristalline cubique.

1.2.4.1 Semiconducteurs de la colonne IV (Si, Ge..) Réseau « Diamant » :

Un atome de Silicium qui s'associe avec les quatre atomes voisins va avoir huit électrons sur sa dernière couche, figure (1.6 a-b). Le système cubique dans lequel va ainsi se cristalliser le Silicium, le Germanium (ainsi que C, Sn) est le réseau diamant, il est constitué de deux réseaux cubiques faces centrées imbriqués, figure (1.6 c).



Figure 1.6 : a. Représentation en 2D d'un atome de Si avec ces quatre voisins.b. maille élémentaire en 3D. c. structure réseau diamant.

1.2.4.2 Semiconducteurs composés (III-V, II-VI) « Zinc-blend » :

Ce réseau est considéré comme une variante du réseau diamant mais avec deux atomes différents. Pour le GaAs, il est constitué de deux réseaux cubiques face centrées (l'un de Ga et l'autre de As) imbriqués et décalés du quart de la diagonale principale, figure (1.7 a-b).



Figure 1.7 : a. Représentation en 2D d'un atome de Ga avec ces quatre voisins As.b. structure réseau Zinc-blend (GaAs).

1.2.5 Semiconducteur à Gap direct ou indirect :

Les courbes $E_{C,V}(\vec{k})$ dites relations de dispersions où E_C est le bas de la bande de conduction et E_V est le haut de la bande de valence et \vec{k} est le vecteur d'onde associé à l'électron font apparaître deux types de semiconducteur : ceux pour lesquels minimum E_C et le maximum de E_V se produisent pour la même valeur de \vec{k} , que l'on appellera SC à gap direct, et les autres appelés SC à gap indirect.



Figure 1.8 : a. SC à gap direct. b. SC à gap indirect.

Semiconducteur	Gap (eV) à 300K	Nature du Gap
Si	1.12	Indirect
Ge	0.66	Indirect
AlAs	2.16	Indirect
GaAs	1.43	direct
InP	1.27	direct
InAs	0.36	direct
GaSb	0.68	direct
InSb	0.17	direct

Tableau 1.3 : Energie et nature du Gap pour différents semiconducteurs [5].

1.2.6 Semiconducteur intrinsèque :

Un semiconducteur est dit intrinsèque lorsqu'il n'est pas pollué (volontairement ou non) par des impuretés pouvant lui changer la concentration en porteurs libres. Pour une température $T \neq 0K$, des électrons peuvent devenir libres, passer de la bande valence à la bande de conduction avec une concentration (n). Ces électrons laissent des trous dans la BV avec une concentration (p) eux-aussi libres avec (n = p). On définit une concentration intrinsèque (n_i) (égale aux n et p) [6], pour laquelle on a :

$$n = N_C \exp \left(\frac{E_C - E_F}{kT}\right)$$
 et $p = N_V \exp \left(\frac{E_F - E_V}{kT}\right)$

Avec : N_C , N_V sont les densités équivalentes d'états dans la *BC* (*BV*). D'où :

$$n_i = \sqrt{n.p} = \sqrt{N_C N_V} \exp -\frac{E_g}{2kT}$$
(1.1)

On obtient la position du niveau de Fermi en écrivant $n = p \implies E_F = E_{Fi}$, donc :

$$N_C \exp -\left(\frac{E_C - E_{Fi}}{kT}\right) = N_V \exp -\left(\frac{E_{Fi} - E_V}{kT}\right)$$

Soit :

$$\boldsymbol{E}_{Fi} = \frac{\boldsymbol{E}_{C} + \boldsymbol{E}_{V}}{2} + \frac{kT}{2} \boldsymbol{L} \boldsymbol{n} \frac{\boldsymbol{N}_{V}}{\boldsymbol{N}_{C}}$$
(1.2)

1.2.7 Semiconducteur extrinsèque :

1.2.7.1 Type n : Pour un tel matériau, des atomes (impuretés) de type donneur ont été introduits afin de privilégier la conduction par les électrons que les trous. La figure (1.9 a-b) donne l'exemple de Silicium dopé au Phosphore qui possède 5 électrons. Avec l'augmentation de la température toutes les impuretés sont ionisées. La concentration n en électrons appelés majoritaires sera égale aux dopants N_D , ($n = N_D \gg n_i \gg p$ minoritaires).

Avec la condition $n = N_D$, on peut écrire : $N_D = N_C \exp -(\frac{E_C - E_{Fn}}{kT})$

D'où l'expression du niveau de Fermi dans un SC type n est :

$$E_{Fn} = E_C - kTLn\left(\frac{N_C}{N_D}\right) = E_{Fi} + kTLn\left(\frac{N_D}{n_i}\right)$$
(1.3)



Figure 1.9 : Silicium dopé au Phosphore \mathbf{a} .T = 0 K. \mathbf{b} .T \neq 0 K. \mathbf{c} . Diagramme de bandes.

1.2.7.2 Type p: Cette fois, on introduit des impuretés de type accepteur d'électrons, donc, on favorise la conduction par les trous que les électrons. La figure (1.10 a-b) donne l'exemple de Silicium dopé avec le Bore qui possède 3 électrons sur la couche externe. En augmentant la température toutes les impuretés sont ionisées. La concentration p des trous appelée majoritaires sera égale aux dopants N_A ($p = N_A \gg n_i \gg n$ minoritaires).



Figure 1.10 : Silicium dopé au Bore \mathbf{a} .T = 0 K. \mathbf{b} .T \neq 0 K. \mathbf{c} . Diagramme de bandes.

Avec la condition $p = N_A$, on peut écrire : $N_A = N_V \exp -(\frac{E_{Fp}-E_V}{kT})$

D'où l'expression du niveau de Fermi dans un SC type p est :

$$E_{Fp} = E_V + kTLn\left(\frac{N_V}{N_A}\right) = E_{Fi} - kTLn\left(\frac{N_A}{n_i}\right)$$
(1.4)

1.3 Analyse sur le fonctionnement de l'empilement Métal-Oxyde-Semiconducteur :

La technologie à base de l'empilement MOS a pris une extension considérable dans la fabrication des circuits intégrés car il permet une extrême miniaturisation. En effet, les composants MOS comme les transistors MOSFET sont parmi les plus importants de l'électronique moderne. Les possibilités d'intégration très poussée ainsi que les performances atteintes les ont imposées dans le domaine numérique et les applications analogiques. Il est donc important de comprendre le fonctionnement de cette structure qui est à la base de cette technologie.

1.3.1 Structure MOS :

Une structure MOS est la combinaison en couche de trois matériaux différents, une couche métallique dite grille, une couche isolante d'oxyde (SiO₂ ou autre comme H-K) et une couche de semiconducteur cristallin dope p ou n (Si, ou III-V) formant le substrat, figure (1.11).



Figure 1.11 : Schéma d'une structure MOS.

Le substrat est un semiconducteur dopé P ou N, en augmentant l'un des deux types de porteurs (électrons ou trous), on parle de structure p-MOS ou n-MOS. Le substrat est caractérisé par : sa largeur de bande interdite, l'affinité, la permittivité, type et valeur de concentration des dopants ...etc. Dans notre manuscrit nous utilisons un substrat de type p qui produit une structure n-MOS à base des électrons.

L'oxyde est un matériau isolant comme l'oxyde de Silicium ou un matériau de haute permittivité (high-k). Lorsqu'une faible tension continue est appliquée, l'épaisseur de l'oxyde doit être suffisante pour empêcher la circulation du courant entre la grille et le substrat, mais suffisamment mince pour permettre aux bandes d'énergie a l'interface isolant/substrat de se courber [7,8].

La grille des structures MOS est un métal. Ce dernier a progressivement remplacé le poly-silicium fortement dopé n ou p [9].

1.3.1.1 Structure MOS idéale non polarisée : Pour bien comprendre le fonctionnement de la structure MOS, on considère le cas idéal. Sans polarisation Les caractéristiques de cette structure sont les suivantes :

- La différence entre les travaux de sortie du métal et du semi-conducteur est nulle (les deux travaux de sortie sont égaux).
- L'oxyde est parfait (ne contient pas de charges donc aucun courant ne peut circuler entre le métal et le semiconducteur).
- L'interface entre l'oxyde de la grille et le semiconducteur est également parfaite (aucune charge piégée entre les matériaux donc pas d'états d'interface).

La figure (1.12), représente le diagramme énergétique d'une structure MOS sans contact et les principaux paramètres qui caractérisent ses matériaux.



Figure 1.12 : Diagramme de bandes d'énergie d'une structure MOS sans contact.

Le métal est défini par son travail de sortie ϕ_M , l'oxyde par son affinité électronique χ_{OX} et son énergie de la bande interdite E_{gox} . Le semiconducteur est défini par son affinité électronique χ_{SC} , sa bande interdite E_{gsc} , son travail de sortie ϕ_{SC} ainsi que son niveau de dopage par l'intermédiaire du potentiel de fermi ϕ_F qui représente l'écart entre le niveau de fermi intrinsèque et celui du semiconducteur dopé loin de l'interface.

Dans notre analyse le semiconducteur est de type p, alors son travail de sortie est :

$$\phi_{SC} = \chi_{SC} + \frac{E_{gsc}}{2} + \phi_F \tag{1.5}$$

Avec : $\phi_F = |E_{F_i} - E_{F_p}|$, en utilisant les relation (I.2) et (I.4), on aura :

$$\phi_F = kTLn\left(\frac{N_A}{n_i}\right) = \frac{E_{gsc}}{2} - kTLn\left(\frac{N_V}{N_A}\right)$$
(1.6)

Donc :

$$\phi_{SC} = \chi_{SC} + \frac{E_{gsc}}{2} + kTLn\left(\frac{N_A}{n_i}\right) = \chi_{SC} + E_{gsc} - kTLn\left(\frac{N_V}{N_A}\right)$$
(1.7)

Le travail de sortie du semiconducteur ϕ_{SC} dépend du dopage, relation (I.7), il est rare que soit $\phi_{SC} = \phi_M$. Dans ce travail on considère $\phi_M - \phi_{SC} \neq 0$, il en résulte lors du contact une courbure des bandes d'énergie, pour que l'alignement du niveau de FERMI soit respecté, il faut appliquer une tension de polarisation appelée tension de bande plate V_{FB} qui est nécessaire à l'établissement du régime d'équilibre dans lequel les bandes sont plates.

$$V_{FB} = \phi_M - \phi_{SC} = \phi_M - \left(\chi_{SC} + \frac{E_{gsc}}{2} + kTLn\left(\frac{N_A}{n_i}\right)\right)$$
$$= \phi_M - \left(\chi_{SC} + E_{gsc} - kTLn\left(\frac{N_V}{N_A}\right)\right)$$
(1.8)

1.3.1.2 Structure MOS idéale polarisée : Lorsqu'on applique une tension V_G entre la grille (métal) et le substrat (semicondcuteur), on distingue quatre principaux régimes de fonctionnement selon cette tension :

A. Régime de bandes plates (flat band): pour la structure MOS idéale à analyser, nous avons pris la tension de bandes plates est $V_{FB} = \phi_M - \phi_{SC} \neq 0$, ce régime se produit lorsqu'une tension $V_G = V_{FB}$ est appliquée à la structure. Cet état correspond au régime d'équilibre thermodynamique donc à l'alignement des niveaux de fermi du métal et du semiconducteur, figure (1.13).



Figure 1.13 : Diagramme de bandes d'une structure MOS (substrat p) au régime de bandes plates.

B. Régime d'accumulation : si la tension appliquée sur la grille est ($V_G < V_{FB}$), on parle de régime d'accumulation, figure (1.14). Les électrons, porteurs minoritaires, sont poussés vers l'intérieur tandis que les trous, porteurs majoritaires, sont attirés à l'interface OX/SC provoquant leur accumulation.



Figure 1.14 : Diagramme de bandes d'une structure MOS (substrat p) au régime d'accumulation.

Dans ce régime, on aura la concentration des charges dans le côté métal égale à celle accumulée à l'interface SC/OX, $|Q_M| = |Q_{SC}|$, figure (1.15-a). En utilisant le théorème de Gauss, $E(x) = \int \frac{\rho_v}{\varepsilon} dx$, on déduit le champ électrique à travers la structure, figure (1.15-b), et en intégrant le champ, $V(x) = -\int E(x) dx$, on obtiendra l'allure du potentiel électrique à travers la structure, figure (1.15-c).



Figure 1.15 : Variation : a- concentration des charges (ρ_v) , b- champ électrique (E), c- potentiel électrique (V) à travers la structure MOS en régime d'accumulation.

C. Régime de déplétion : Lorsque la tension de grille est $(V_G > V_{FB})$, les trous sont alors repoussés de l'interface et une zone sans charges mobiles s'étend jusqu'à l'oxyde. Cette zone, dite de déplétion (sa profondeur T_{dep}) est chargée négativement, car elle est composée uniquement de dopants ionisés (N_A^- Accepteurs), figure (1.16).



Déplétion $0 < \psi_s < \phi_F$

Figure 1.16 : Diagramme de bandes d'une structure MOS (substrat p) au régime de déplétion

Avec la relation de neutralité des charges, on a aussi : $Q_M + Q_{SC} = 0$, mais dans le régime de déplétion la charge par unité de surface dans le semiconducteur $Q_{SC} = -qN_AT_{dep}$, figure (1.16-a), donc la charge par unité de surface du métal est :

$$Q_M = q N_A T_{dep} \tag{1.9}$$

En utilisant le théorème de Gauss : $E(x) = \int \frac{\rho_v}{\varepsilon} dx$, en zone de déplétion, on déduit :

$$E_{SC} = \frac{qN_A T_{dep}}{\varepsilon_{SC}} \tag{1.10}$$

Basant sur la continuité du flux du champ électrique à l'interface OX/SC, figure (1.17-b), on peut écrire : $E_{SC} \times \varepsilon_{SC} = E_{OX} \times \varepsilon_{OX}$, alors :

$$E_{OX} = \left(\frac{\varepsilon_{SC}}{\varepsilon_{OX}}\right) \cdot E_{SC} \tag{1.11}$$

Pour avoir le potentiel, on utilise la relation : $V(x) = -\int E(x) dx$, suivant la figure (1.17-c), on a : $V_G = V_{OX} + \psi_S$

Avec:
$$\psi_s = \frac{1}{2} E_{SC} T_{dep} = \frac{qN_A}{2\varepsilon_{SC}} T_{dep}^2 \Rightarrow T_{dep} = \sqrt{\frac{2\varepsilon_{SC}}{qN_A}} \psi_s$$

Et: $V_{OX} = \frac{Q_M}{c_{OX}} = \frac{\sqrt{2q\varepsilon_{SC}N_A\psi_s}}{c_{OX}},$

Alors :

$$V_G = \psi_s + \frac{\sqrt{2q\varepsilon_{SC}N_A\psi_s}}{c_{OX}} \tag{1.12}$$



Figure 1.17 : Variation : a- concentration des charges (ρ_v) , b- champ électrique (E), c- potentiel électrique (V) à travers la structure MOS en régime de déplétion.

D. Régime d'inversion : Quand la tension de grille est supérieure à la tension dite tension de seuil, la zone de déplétion ne s'étend plus et les électrons (porteurs minoritaires) sont attirés vers l'interface. C'est la raison pour laquelle on parle de régime d'inversion, figure (1.18). La concentration surfacique des porteurs minoritaires devient supérieure à la concentration des porteurs majoritaires en volume du semiconducteur. Un grand nombre de porteurs libres est présent au-dessous de l'interface OX/SC.



Figure 1.18 : Diagramme de bandes d'une structure MOS (substrat p) au régime d'inversion.

Puisque la concentration des trous en bulk est exprimée : $p = N_A = n_i \exp -(\frac{E_{Fi}-E_F}{kT})$, dans ce régime la concentration des porteurs minoritaires en surface est exprimée : $n = n_s = n_i \exp -(\frac{E_F-E_{Fi}}{kT})$, pour que le régime d'inversion se réalise, il faut que cette condition soit remplie : $(E_F - E_{Fi})_{surf} = (E_{Fi} - E_F)_{bulk}$, c'est-à-dire : $\psi_s = 2\phi_F$, figure (1.18).



Figure 1.19 : Variation : a- concentration des charges (ρ_v) , b- champ électrique (E), potentiel électrique (V) à travers la structure MOS en régime d'inversion.

➤ Tension de seuil (V_{TH}) : c'est la tension de polarisation nécessaire à l'établissement du régime d'inversion. Suivant la condition précédente : $\psi_s = 2\phi_F \Rightarrow V_G = V_{TH}$, en appliquant ça sur l'équation (1.12), on aura :

$$V_G|_{\psi_S=2\phi_F} = V_{TH} = 2\phi_F + \frac{\sqrt{2q\varepsilon_{SC}N_A(2\phi_F)}}{c_{OX}}$$
(1.13)

En prenant en considération la tension de bandes plates, cette relation devient :

$$V_{TH} = V_{FB} + 2\phi_F + \frac{\sqrt{4q\varepsilon_{SC}N_A\phi_F}}{c_{OX}}$$
(1.14)

> Charge d'inversion (Q_{inv}) : en mode d'inversion la neutralité des charges est :

$$Q_M + Q_{inv} + Q_{dep} = 0 \Rightarrow Q_M = -(Q_{inv} + Q_{dep})$$

Avec la condition d'inversion : $\psi_s = 2\phi_F$

$$\Rightarrow V_{G} = V_{FB} + V_{OX} + \psi_{S} = V_{FB} + \frac{Q_{M}}{C_{OX}} + 2\phi_{F} = V_{FB} - \frac{Q_{inv}}{C_{OX}} + \frac{qN_{A}T_{dep\,max}}{C_{OX}} + 2\phi_{F}$$
$$\Rightarrow V_{G} = V_{FB} + \frac{Q_{inv}}{C_{OX}} + \frac{\sqrt{4q\varepsilon_{SC}N_{A}\phi_{F}}}{C_{OX}} + 2\phi_{F} = -\frac{Q_{inv}}{C_{OX}} + V_{TH}$$
Alors : $V_{G} - V_{TH} = -\frac{Q_{inv}}{c_{OX}}$, donc :
$$Q_{inv} = -C_{OX} \left(V_{G} - V_{TH}\right)$$
(1.15)

Ainsi, à chaque régime de fonctionnement il y a une variation du nombre et du type de porteurs de charges dans le semiconducteur. Donc, il est intéressant de voir comment la valeur de la capacité (par définition c'est la dérivée de la charge par rapport à la tension du système) change dans la structure MOS avec la tension de grille.

1.3.2 Capacité de la structure MOS : (aspects dynamiques)

La structure est équivalente à deux capacités en série, dont l'une C_{0X} résulte de la présence de l'oxyde et l'autre C_{SC} de la charge d'espace du semiconducteur, figure (1.20).

La capacité associée à la charge d'espace du semiconducteur est constituée de porteurs de charges libres et charges fixes, ainsi : $Q_{SC} = Q_S + Q_{dep}$.

Donc C_{SC} se compose de deux capacités (en parallèle) :

$$C_{SC} = C_S + C_{dep} \tag{1.16}$$

Avec : C_S est la capacité dynamique résultant de la variation de charge Q_S due aux porteurs libres et C_{dep} représente la capacité dynamique associée à la variation de transition formée par la zone de déplétion.

Ainsi la capacité globale de la structure MOS s'écrit :

$$\frac{1}{c} = \frac{1}{c_{OX}} + \frac{1}{c_{S} + c_{dep}}$$
(1.17)



Figure 1.20 : Schéma électrique équivalent de la capacité MOS.

1.3.2.1 Capacité en régime d'accumulation : la capacité dynamique associée à la charge d'espace du semiconducteur résulte de la modulation de la charge d'accumulation et est donnée par la capacité totale : $\frac{1}{c} = \frac{1}{c_{ox}} + \frac{1}{c_s}$, figure (1.21).



Figure 1.21 : La capacité MOS en régime accumulation.

Même avec V_G proche à V_{FB} (qui correspond à $\psi_s = 0$) et qui donne une capacité du semiconducteur minimum de ce régime, cette dernière est beaucoup plus grande que la capacité d'oxyde ($C_S \gg C_{OX}$), d'où :

$$C = \frac{C_{OX} \cdot C_S}{C_{OX} + C_S} \Rightarrow C = C_{OX}$$
(1.18)

1.3.2.2 Capacité en régime de déplétion : tant que ψ_s n'atteint pas la valeur $2\phi_F$ correspondant au seuil de l'inversion, la charge d'espace est essentiellement conditionnée par la charge de déplétion. La capacité dynamique résulte dans ce domaine de la modulation de la zone de déplétion, figure (1.22), donc :

$$C_{SC} = C_{dep} = \frac{\varepsilon_{sc}}{T_{dep}} = \left(\frac{qN_A\varepsilon_{sc}}{2\psi_s}\right)^{1/2}$$
(1.19)



Figure 1.22 : La capacité MOS en régime déplétion.

La capacité globale de la structure représente deux capacités en série, elle s'écrit :

$$\frac{1}{c} = \frac{1}{c_{OX}} + \frac{1}{c_{dep}}$$
(1.20)

1.3.2.3 Capacité en régime d'inversion : $\psi_s \ge 2\phi_F$, la charge d'espace devient sensiblement constante et la charge d'inversion qui augmente devient prépondérante. La capacité du semiconducteur dépend tout de même des charges de déplétion et des charges d'inversion. Or ces deux types ne répondent pas à la variation de tension avec la même constante de temps, car les charges de déplétion répondent instantanément par contre les charges d'inversion s'établissent avec une constante de temps beaucoup plus importante. Avec une fréquence de modulation de la tension de polarisation, il en résulte une capacité différentielle C_{sc} différente :

En basse fréquence la variation de la charge d'inversion (la plus lente) suit la variation de la tension. En plus dans ce régime la capacité C_S est prépondérante par rapport à C_{dep} , il en résulte que : $C_{SC} \approx C_S$, ce qui implique que : $C_S \gg C_{OX}$ comme dans le régime d'accumulation.

La capacité globale se réduit encore une fois au terme capacitif le plus petit donc : $C = C_{OX}$, figure (1.23).



Figure 1.23 : La capacité MOS en régime inversion, basse fréquence.

Si la modulation de la tension est en haute fréquence, les charges d'inversion (plus lentes) ne suivent plus la variation. La modulation de la charge d'espace Q_{SC} résulte uniquement de la modulation de la charge de déplétion, figure (1.24), donc :

$$C_{SC} \approx C_{dep} = \frac{\varepsilon_{sc}}{T_{depmax}}$$
 (1.21)

Avec :
$$T_{depmax} = \left(\frac{2\varepsilon_{sc}}{qN_A}2\phi_F\right)^{1/2} = \left(\frac{4\varepsilon_{sc}kT}{q^2N_A}Ln\left(\frac{N_A}{n_i}\right)\right)$$

Alors la capacité dynamique C_{SC} reste constante pour toute augmentation de la tension V_G au-delà de la tension de seuil V_{TH} .

C'est la même chose pour la capacité globale :

$$\frac{1}{c} = \frac{1}{c_{min}} = \frac{1}{c_{OX}} + \frac{1}{c_{dep}}$$
(1.22)

Avec : $C_{OX} = \frac{\varepsilon_{OX}}{T_{OX}}$, donc :

$$C_{min} = \frac{\varepsilon_{OX} \, \varepsilon_{sc}}{\varepsilon_{OX} \, T_{depmax} + \varepsilon_{sc} \, T_{OX}} \tag{1.23}$$



Figure 1.24 : La capacité MOS en régime inversion, haute fréquence.

La figure (1.25), montre la description complète de la caractéristique capacité-tension (C-V) de la structure Métal-Oxyde-Semiconducteur avec les différents régimes de fonctionnement ainsi que leurs capacités globales en basse et haute fréquence.



Figure 1.25 : Caractéristique C-V de la capacité MOS, haute et basse fréquence.

1.3.3 Structure MOS réelle :

Au sein d'une structure MOS réelle, il existe un champ électrique dans l'oxyde en l'absence de toute polarisation. Cependant en réalité, il se trouve des charges à l'interface Q_{it} ainsi que des charges fixes dans l'oxyde Q_F qui apporte un potentiel supplémentaire en surface, figure (I.25).



Figure 1.26 : Coupe transversale d'une structure MOS avec les différentes charges.

Ainsi pour être en régime de bandes plates, il faut appliquer une tension :

$$V_{FB} = (\phi_M - \phi_{SC}) - (Q_{it} + Q_F) / C_{OX}$$
(1.24)

La différence des travaux de sortie et ces différentes charges dans l'oxyde entrainent une translation de la polarisation de bandes plates à partir de $V_G = 0$, ce qui fait un changement du potentiel de seuil V_{TH} qui va automatiquement changer la charge d'inversion [10]. Les régimes de fonctionnement en fonction de V_G ne sont quant à eux pas modifiés, mais dans leur analyse il faut tenir compte de l'ensemble de ces charges.

1.4 Structures MOS à base des matériaux innovants :

1.4.1 Limites et solutions à la miniaturisation :

La miniaturisation dans les composants à base de la structure MOS n'est pas le fruit du hasard, elle suit une loi de réduction d'échelle généralisée [11]. Le principe est de quantifier les paramètres majeurs comme : dimensions, dopage, capacité, courant, ...etc, afin de prédire aisément les performances attendues pour les futurs nœuds technologiques. En effet, La miniaturisation permet la réduction : de la consommation d'énergie, des prix, de l'espace occupé, de la consommation de matière, du poids...etc. Un ensemble de technologies et de procédés dont l'objectif est de délivrer de meilleures performances. Néanmoins la miniaturisation ne peut se faire sans l'apparition d'effets parasites, qui détériorent le bon fonctionnement du composant. Parmi les limites qui affrontent la miniaturisation des composants à base de la structure MOS, on note, le problème d'introduction d'oxydes ultra-minces fiables et le problème du transport des porteurs dans le canal [12].

Pour s'affranchir des différents problèmes dus à la miniaturisation, la poursuite de l'intégration de nouveaux matériaux comme : l'introduction de nouveaux empilements de grille à base de de matériaux à forte permittivité et le développement des composants MOS à base de semiconducteurs à forte mobilité, [13,14].

1.4.2 Diélectrique de grille high-k :

L'empilement de grille (métal + oxyde) dans la structure MOS est un élément essentiel au bon fonctionnement du composant car il permet le contrôle des porteurs dans le canal. Avec la miniaturisation des composants et la réduction physique de l'épaisseur d'oxyde, de nombreux problèmes apparaissent. La solution proposée pour remédier à ces problèmes est l'utilisation de matériaux à forte permittivité ($\varepsilon_{high-k} > \varepsilon_{SiO2}$), [15, 16]. En effet, grâce à leur permittivité, ils permettent d'augmenter l'épaisseur physique de l'empilement de grille tout en maintenant la même capacité d'oxyde globale, figure (1.27).



Figure 1.27 : Illustration de l'intégration d'un diélectrique high-k dans une structure MOS.

Il est donc convenu de ne pas parler d'épaisseur d'oxyde Tox mais d'épaisseur équivalente d'oxyde ou EOT (Equivalent Oxide Thickness) qui correspond à l'épaisseur de la silice équivalente nécessaire pour obtenir une valeur de capacité égale à celle d'un matériau de constante diélectrique ε_{high-k} et d'épaisseur physique T_{high-k} , elle est définie par la relation :

$$EOT = T_{high-k} \frac{\varepsilon_{SiO2}}{\varepsilon_{high-k}}$$
(1.25)

De nombreux diélectriques high-k sont envisagés pour le remplacement de l'oxyde de silicium, figure (1.3). Les matériaux diélectriques high-k de substitution, se trouvent au premier rang certains oxydes (HfO₂, La₂O₃, ZrO₂, TiO₂, Al₂O₃), ceux-ci doivent respecter un cahier des charges très strict, [17].

1.4.3 Structure à base de semiconducteur forte mobilité :

L'introduction des diélectriques de grille high-k a permis d'envisager un changement du matériau semiconducteur dans la structure MOS en introduisant les matériaux à forte mobilité comme les semiconducteurs III-V. Les propriétés intrinsèques de ses derniers d'où une faible masse effective donc meilleure mobilité et courant de plus fort dans ses composants (transistors n-MOS) peuvent être utiles pour les applications CMOS hautes performances [18].

L'avantage d'utiliser un semiconducteur III-V, tel que : GaAs, InSb, InAs, In_{0.53}Ga_{0.47}As..., qui portent une mobilité électronique plusieurs fois élevée par rapport au silicium, fut également prouvé assez tôt, [19]. Cependant, l'une des principales limites à l'élaboration des structures MOS à base des III-V reste la grande difficulté à créer un empilement de grille optimal (faible EOT et courant de fuite, densité d'états d'interfaces réduite et minimisation des charges fixes dans les oxydes) pour empêcher les instabilités de fonctionnement. Malgré ça, les semiconducteurs III-V peuvent être sérieusement envisagés pour améliorer les performances des composants MOS, [20].

1.5 Conclusion :

Dans ce chapitre, nous avons fait une étude théorique de la structure métal-oxydesemiconducteur. Dans un premier temps, nous avons présenté une généralité sur les matériaux qui construisent la structure MOS avec un petit détail sur les notions de bases des semiconducteurs.

Dans un second temps, une analyse de l'empilement métal oxyde semiconducteur est explorée. Une structure MOS idéale non polarisée est définie en montrant les paramètres physiques importants qui entrent dans cette étude. Une polarisation de cette structure est faite afin d'étudier ses différents régimes de fonctionnement. L'aspect dynamique de la capacité a été développé dans chaque mode de fonctionnement en basse et haute fréquence pour mettre en évidence l'importance de la caractéristique C-V.

Dans la dernière partie, nous avons montré l'intérêt de la miniaturisation de la structure MOS mais également ses limitations. En effet, de nombreux phénomènes physiques qui apparaissent avec la réduction des dimensions sont susceptibles de dégrader les

caractéristiques de la structure. Pour contrer ces effets, l'introduction de nouveaux empilements de grille à base de de matériaux à forte permittivité et le développement des composants MOS à base de semiconducteurs à forte mobilité, représente une solution prometteuse pour la poursuite à la miniaturisation.

Chapitre 2 Simulation des structures MOS (SiO₂/Si , H-k/III-V).

2.1 Introduction

La simulation numérique est un outil d'analyse puissant, elle est le seul moyen à déterminer avec précision les grandeurs physiques difficilement accessibles. Dans ce chapitre, nous effectuerons une simulation de l'empilement Métal-Oxyde-Semiconducteur sous l'environnement de calcul COMSOL. Nous présenterons dans un premier temps les équations de bases de l'approche mathématique mise en œuvre qui gèrent les phénomènes physiques de la structure MOS et qui nous permettent d'extraire les propriétés électriques de cette structure. Ensuite, une application des codes développés à l'aide du logiciel sur les structures SiO₂/Si-p et high-k/III-V afin d'étudier l'influence des différents paramètres sur leurs performances.

2.2 Modèle du confinement électrostatique de la structure MOS :

Notre étude est basée sur la résolution numérique de l'équations Poisson qui va nous permettre de déterminer les propriétés électrostatiques dédiées aux structures étudiées. Dans ce qui suit, nous allons considérer que la variation du potentiel de la structure est seulement à travers l'axe perpendiculaire (x) au plan des couches de la grille. L'empilement métal-oxyde - semiconducteur sera donc, d'un point de vue numérique, considéré comme une ligne de points de discrétisation avec un rythme selon l'importance des régions ainsi toutes les équations extraites seront résolues à travers cette direction verticale.

Après la définition des paramètres de chaque partie de la structure, le métal avec son travail de sortie, l'oxyde avec son épaisseur sa constante diélectrique son affinité électronique et pour le semiconducteur sa constante diélectrique l'affinité, les densités d'états de la (BV et BC), le gap et son niveau de dopage. Un calcul préliminaire est effectué, nécessaire à la résolution

des équations comme : la concentration intrinsèque, le niveau de fermi et son décalage par rapport au niveau intrinsèque ainsi que la tension de bandes plates et la tension de seuil.

L'équation de Poisson est résolue numériquement avec la méthode de Newton suivant la distribution de Boltzmann ou Fermi-Dirac. Quand la convergence est obtenue, le calcul nous permet de faire sortir des résultats tels que le potentiel électrique, la structure de bandes d'énergies à l'interface ox/sc, le champ électrique, concentration des porteurs (trousélectrons) à travers toute la structure ainsi que la densité des charges en surface (commande de charges) et la capacité de la structure en fonction de la tension de grille.

2.2.1 Equation de Poisson :

C'est une loi électrostatique qui permet d'étudier l'effet des charges électriques dans un système où un potentiel électrique est appliqué. En particulier, elle relie la distribution de charges locales au potentiel électrostatique par la formule suivante :

$$\frac{d}{dx} \left[\varepsilon_r(x) \frac{d}{dx} \right] \psi(x) = -\frac{q}{\varepsilon_0} \rho(x)$$
(2.1)

Où ε_0 est la permittivité du vide, q est la charge élémentaire de l'électron, ε_r est la permittivité relative du matériau, ψ est le potentiel électrostatique et ρ est la distribution de charge d'espace.

 ρ prend en compte les charges mobiles (électrons et trous) et les charges fixes localisés sur les dopants qui sont considérés tous ionisés ($N_D(x) = N_D$, $N_A(x) = N_A$).

En respectant la condition d'électroneutralité du matériau, le total des charges (libres et fixes) doit être nul est donné par l'équation :

$$\rho(y) = p(x) + N_D - n(x) - N_A \tag{2.2}$$

Ainsi, les densités totales d'électrons dans la bande de conduction et de trous dans la bande de valence sont données par :

$$n(x) = \int_{E_C(x)}^{E_{Cmax}} N_C(E) f_n(E) dE$$
(2.3)

$$p(x) = \int_{E_{vmin}}^{E_v(x)} N_v(E) f_p(E) dE$$
(2.4)

 $N_{C}(E)$, $N_{\nu}(E)$ sont les densités d'états de la BC (BV) et $f_{n}(E)$, $f_{p}(E)$ sont les fonctions de distribution des électrons (trous).

Si le semiconducteur est non dégénéré (niveau de Fermi dans la bande interdite et séparer de plusieurs K_BT des extrema des bandes permises), les fonctions de distribution des porteurs se ramènent à des fonctions de distribution de Boltzmann [5] :

$$f_n(E) \approx e^{-rac{(E-E_F)}{K_BT}} et f_p(E) \approx e^{rac{(E-E_F)}{K_BT}}$$

Donc les densités totales deviennent :

$$n(x) = N_C e^{-\frac{(E_C(x) - E_F)}{K_B T}}$$
(2.5)

$$p(x) = N_V e^{-\frac{(E_F - E_V(x))}{K_B T}}$$
(2.6)

Avec : $N_C = 2\left(\frac{2\pi m_C K_B T}{h^2}\right)^{3/2}$ et $N_V = 2\left(\frac{2\pi m_V K_B T}{h^2}\right)^{3/2}$ qui représentent les densités équivalentes d'états dans la BC (BV) respectivement.

Le potentiel électrique $\psi(x)$ à travers le matériau est relié à l'énergie potentielle des électrons $E_C(x)$ et des trous $E_V(x)$ par les équations :

$$E_{\mathcal{C}}(x) = -q\psi(x) + \Delta E_{\mathcal{C}_{SC,OX}}$$
(2.7)

$$E_V(x) = -q\psi(x) - \Delta E_{V_{SC,OX}}$$
(2.8)

Où $\Delta E_{C_{SC,OX}}$ et $\Delta E_{V_{SC,OX}}$ sont les décalages de bande entre les bandes de conduction et de valence du semiconducteur et de l'oxyde respectivement.

2.3 Environnement de calcul :

Pour notre étude nous avons eu l'opportunité de travailler avec le logiciel « COMSOL Multiphysics » et cela pour ces différents avantages : il contient la plupart des équations, utilise une interface graphique, peu de programmation directe et il a une facilité d'utilisation et de manipulation [21].

Le logiciel COMSOL, anciennement appelé FEMLAB, principalement est un outil de résolution d'équations aux dérivées partielles par les méthodes des éléments finis. Il dispose d'une base de données d'équations permettant de modéliser différents phénomènes physiques comme l'électrostatique...etc. Actuellement, il comporte son propre environnement graphique permettant à la fois le dessin des géométries et l'affichage de résultats en post-traitement.

La particularité de COMSOL est de permettre de coupler différentes équations aux dérivées partielles, de manière à décrire des phénomènes multi physiques (COMSOL Multiphysics).

COMSOL Multiphysics, est une plate-forme logicielle générale qui autorise la modélisation et la simulation des phénomènes physiques à l'aide de méthodes numériques avancées. Il comprend plus de 30 modules complémentaires qui offrent des interfaces et des outils spécialisés dans plusieurs domaines.

Le module « Semi-conducteur » permet de modéliser et simuler un composant semiconducteur et d'intégrer facilement des effets physiques variés. Vous pouvez manipuler les équations des modèles à tout moment et être entièrement libre de préciser les effets non prédéfinis dans le module.

Dans notre étude, la simulation de la structure MOS a été développée en suivant ces étapes :

- Choix de la dimension : nous avons choisi l'unidimensionnel (1D) qui convient à notre étude.
- Choix des modules physiques : on a choisi le modèle électrostatique, qui nous a permis de suivre le comportement électrostatique à travers la structure.

- Choix du type d'étude : Stationnaire, pour suivre les régimes de fonctionnement, et Temporelle, pour arriver à extraire la capacité en haute et basse fréquence.
- Construction de la géométrie : notre géométrie est considérée comme une ligne à plusieurs intervalles : le contact métallique, l'intervalle oxyde ensuite l'intervalle du semiconducteur.
- Choix des matériaux : plusieurs métaux en précisant son travail de sortie, comme oxyde (SiO₂ et quelques High-k) et comme semiconducteur (Si et quelques III-V).
- Paramétrage et calcul du maillage : suivant la géométrie, c'est un maillage linéaire avec un pas de discrétisation qui dépend des régions importantes (interface ox/sc).
- Représentation graphique : après ces étapes, nous avons pu extraire à travers le module de représentation graphique le potentiel, le champ, les concentrations des électrons et trous, la structure de bande et la capacité de la structure et ça pour les différents régimes de fonctionnement.

2.4 Résultats de la simulation :

2.4.1 Structure MOS à base SiO₂/Si-p :

La structure MOS simulée est composée d'une grille en Métal avec un travail de sortie ϕ_M , le substrat est en silicium dopé p (p-Si) avec une concentration d'accepteur N_A et l'isolant est un oxyde de silicium (SiO₂) avec une épaisseur T_{SiO_2} , figure (2.1).



Figure 2.1 : Schéma d'une structure MOS métallique Si/SiO₂.

Les différents paramètres utilisés dans la simulation pour cette structure sont donnés dans le tableau (2.1) :

Paramètre	Valeur du paramètre
Travail de sortie du Métal ϕ_M (e.V)	4.08
Affinité électronique de l'oxyde χ_{SiO_2} (e.V)	0.9
Permittivité relative de l'oxyde ε_{SiO_2}	3.9
Epaisseur de l'oxyde T_{SiO_2} (m)	10-8
Gap du SC $E_{g_{Si}}$ (e.V)	1.12
Affinité électronique du SC χ_{Si} (e.V)	4.05
Permittivité relative du SC ε_{Si}	11.7
Densité d'état dans la BV, $N_{V_{Si}}$ (m ⁻³)	1.8 x 10 ²⁵
Densité d'état dans la BC, $N_{C_{Si}}$ (m ⁻³)	$3.2 \ge 10^{25}$
Concentration des accepteurs N_A (m ⁻³)	10 ²³

Tableau 2.1 : Paramètres utilisés dans la simulation, Structure 1. [22].

Avant de commencer la simulation, nous avons fait un calcul préliminaire on se basant sur les équations (1.6), (1.8), (1.14) et les données du tableau pour trouver l'écart des niveaux de Fermi ϕ_F , la tension de bandes plates V_{FB} et la tension de seuil V_{TH} :

$$\phi_F = \mathbf{0.43} \ e.V$$
, $V_{FB} = -\mathbf{0.96} \ V$, $V_{TH} = \mathbf{0.39} \ V$

Pour extraire la structure de bande des différents régimes, nous commençons par appliquer une tension de grille de -0.96 V dans le code de la simulation.



Figure 2.2 : Diagramme de bandes d'énergies de l'interface à l'intérieur du semiconducteur au régime de bandes plates de la structure MOS Si/SiO₂.

La figure (2.2), nous montre les bandes d'énergie de la structure Si/SiO₂ à partir de l'interface vers l'intérieur. On remarque que le calcul analytique concorde avec la simulation d'où l'apparition du régime de bandes plates à la tension V_{FB} calculée.



Figure 2.3 : Diagramme de bandes d'énergies de l'interface à l'intérieur du semiconducteur au régime d'accumulation de la structure MOS Si/SiO₂.

La figure (2.3) représente une courbure vers le haut des bandes d'énergie. A $V_G = -1.5 V < V_{FB} = -0.96 V$, l'allure de la bande de valence décrit une attraction des trous vers l'interface OX/SC d'où le régime d'accumulation.



Figure 2.4 : Diagramme de bandes d'énergies de l'interface à l'intérieur du semiconducteur au régime de déplétion de la structure MOS Si/SiO₂.

Lorsque $V_G = -0.3 V > V_{FB} = -0.96 V$, la courbure des bandes devient dans le sens inverse, figure (2.4), ce qui explique une désertion des charges mobiles qui fait apparaître des charges fixes négatives N_A^- avec une épaisseur $T_{dep} \approx 100 nm$ par rapport à l'interface OX/SC.



Figure 2.5 : Diagramme de bandes d'énergies de l'interface à l'intérieur du semiconducteur au régime d'inversion de la structure MOS Si/SiO₂.

Quand $V_G \simeq 0.39 V \gg V_{FB}$, la courbure des bandes pousse encore plus vers le bas (augmentation du champ électrique de la grille). Le potentiel de la surface atteint une valeur le double de la différence des niveaux de fermi ($\psi_s = 2 * \phi_F \approx 0.86 V$), figure (2.5). Cette valeur extraite de la simulation est en accord avec le calcul analytique qui initialise le mode d'inversion à partir de cette valeur (potentiel de seuil). Une confirmation d'après la figure (2.5), le niveau de fermi intrinsèque passe au-dessous du niveau de fermi du SC(p) à travers une épaisseur par rapport à l'interface OX/SC appelée, épaisseur de la zone d'inversion, pour laquelle le semiconducteur devient de type n (condensation des électrons sur cette zone).



Figure 2.6 : Variation du champ électrique à travers l'oxyde et le semiconducteur en régime d'inversion.

La figure (2.6), représente la variation du champ électrique dans l'oxyde qui est constant ($E_{0X} \approx 5.5 \, 10^7 V/m$), à l'interface OX/SC descend à la valeur ($E_{SC} \approx 1.7 \, 10^7 V/m$) qui préserve la zone d'inversion, ensuite il commence à diminuer linéairement à l'intérieur du semiconducteur jusqu'à l'épaisseur de déplétion maximale ($T_{depmax} \approx 150 \, nm$) où le champ électrique après s'annule (région des trous majoritaires).



Figure 2.7 : Variation du potentiel électrique à travers l'oxyde et le semiconducteur en régime d'inversion.

Le potentiel électrostatique varie linéairement à travers l'oxyde avec $\Delta V_{OX} = 0.56 V$ ensuite une décroissance non linéaire dans la zone d'inversion et de déplétion, après le potentiel s'annule à l'intérieur du semiconducteur massif, ce qui confirme la relation : $V_G - V_{FB} = \Delta V_{OX} + \psi_s$, figure (2.7).



Figure 2.8 : Variation des porteurs libres (e-,h) à l'intérieur du semiconducteur au régime d'inversion.

La figure (2.8) représente la variation des électron et trous libres à partir de l'interface ox/sc jusqu'au massif dans le régime d'inversion. On remarque que le semiconducteur qui est dopé p change de nature (devient type n) dans la région d'interface à cause du champ électrique généré par la tension de grille qui attire les électrons (porteurs minoritaires) et repousse les trous vers la région massive.

La variation du potentiel de surface avec la tension de la grille pour différents régimes de fonctionnement est présentée sur la figure (2.9). On observe que pour un potentiel de surface nul ($\psi_s = 0V$) qui correspond au régime de bandes plates dont la tension $V_G = -0.96 V = V_{FB}$ qui concorde avec le calcul théorique. Pour $\psi_s = 2 * \phi_F$, la limite du régime d'inversion correspond dans la courbe à la tension de grille $V_G = 0.39 V = V_{TH}$ déterminant la tension de seuil, même valeur que celle du calcul théorique. A travers la figure (2.9), nous pouvons distinguer entre les différentes régions du fonctionnement de la structure MOS.



Figure 2.9 : Variation du potentiel de surface (ψ_s) en fonction de la tension de grille (V_g).

Avec le programme de simulation de cette structure, nous avons pu extraire la capacité MOS en basse fréquence et en haute fréquence, figure (2.10).



Figure 2.10 : Capacité MOS de la structure SiO₂/p-Si en fonction de la tension de la grille, en basse et haute fréquence

2.4.2 Structure MOS à base HfO₂/GaAs-p :

Dans cette partie la structure MOS simulée est composée d'une grille en Métal avec un travail de sortie ϕ_M , le substrat est un semiconducteur III-V dopé p (p-GaAs) avec une concentration d'accepteur N_A , l'isolant en high-k est un oxyde d'Hafnium (HfO₂) avec une épaisseur T_{HfO_2} et une permittivité ε_{HfO_2} , figure (2.11).



Figure 2.11 : Illustration Schématique de la structure MOS HfO2/GaAs

Les différents paramètres utilisés pour cette structure dans notre simulation, sont donnés dans le tableau (2.2) :

Paramètre	Valeur du paramètre
Travail de sortie du Métal ϕ_M (e.V)	4.08
Affinité électronique de l'oxyde χ_{HfO_2} (e.V)	2.4
Permittivité relative de l'oxyde \mathcal{E}_{HfO_2}	20
Epaisseur de l'oxyde T_{HfO_2} (m)	10-8
Gap du SC $E_{g_{GaAs}}$ (e.V)	1.42
Affinité électronique du SC χ_{GaAs} (e.V)	4.07
Permittivité relative du SC ε_{GaAs}	12.9
Densité d'état dans la BV, $N_{V_{GaAs}}$ (m ⁻³)	$0.97 \ge 10^{25}$
Densité d'état dans la BC, $N_{C_{GaAs}}$ (m ⁻³)	$0.04 \ge 10^{25}$
Concentration des accepteurs N_A (m ⁻³)	10 ²³

Tableau 2.2 : Paramètres utilisés dans la simulation, Structure 2. [22] [23].

Le calcul théorique basé sur les équations (1.6), (1.8), (1.14) et les données du tableau 2.2 a donné les valeurs suivantes :

$$\phi_F = \mathbf{0}.59 \ e.V$$
, $V_{FB} = -\mathbf{1}.3 \ V$, $V_{TH} = \mathbf{0}.014 \ V$

La figure (2.12) représente la variation du champ électrique à travers cette structure en régime d'inversion. On remarque que le champ est très grand par rapport à la structure Silicium (comparant à la figure (2.6)).



Figure 2.12 : Variation du champ électrique à travers la structure HfO₂/GaAs en mode inversion.

La figure (2.13) nous montre l'effet de l'augmentation du champ électrique dans la structure HfO₂/p-GaAs. On remarque que pour une tension de grille de 1V (régime d'inversion), la concentration des porteurs inversé (électrons) à l'interface par ce champ dans la structure HfO₂/p-GaAs est de $8 \times 10^{25} m^{-3}$ par contre pour la structure SiO₂/p-Si est de $1 \times 10^{25} m^{-3}$, une augmentation de 8 fois



Figure 2.13 : Concentration des électrons dans la région d'inversion en fonction de la tension de grile ($T_{ox} = 10nm \ et \ N_A = 10^{13} \ cm^{-3}$) : (a) structure HfO₂/p-GaAs, (b) structure SiO₂/p-Si.

Lorsqu'on diminue l'épaisseur de l'oxyde HfO₂ de 10 nm (*EOT* $\approx 2 nm$) jusqu'à 2 nm (*EOT* $\approx 0.4 nm$), on observe pour une tension de grille de 1V d'après la figure (2.14), une augmentation de la concentration des électrons en mode inversion de $8 \times 10^{25} m^{-3}$ à $40 \times 10^{25} m^{-3}$, donc une augmentation de 5 fois, ce qui prouve le rôle important des oxydes high-k.



Figure 2.14 : Concentration des électrons dans la région d'inversion en fonction de la tension de grille de la structure HfO₂ / p-GaAs, pour différentes épaisseurs de l'oxyde.



Figure 2.15 : Concentration des électrons à l'interface (région d'inversion) en fonction de la tension de grille dans la structure (SiO₂, HfO₂, La2O3) / p-GaAs, pour différentes épaisseurs de l'oxyde.

Dans la figure (2.15), nous présentons la concentration des électrons en région d'inversion pour différents oxydes (oxyde de silicium, high-k) sur un substrat GaAs dopé p. Le graphe nous montre l'efficacité de la permittivité dans ces oxydes. Pour une épaisseur de 2 nm équivalente à EOT = 0.4 nm en utilisant l'oxyde HfO₂ et à EOT = 0.27 nm avec l'oxyde La₂O₃, une tension de grille de 1V peut inverser $40 \times 10^{25} m^{-3}$ avec HfO₂ et 55 × 10²⁵ m⁻³ avec La₂O₃ au lieu de 2 × 10²⁵ m⁻³ avec SiO₂ qui porte T_{SiO2} = 2nm.

2.5 Conclusion :

Dans ce chapitre, on s'est focalisé sur la simulation de l'empilement Métal-Oxyde-Semiconducteur sous l'environnement COMSOL. En première partie, nous avons présenté le modèle théorique utilisé, qui a permis de déterminer les propriétés électrostatiques dédiées aux structures étudiées. Dans la deuxième partie, des simulations de quelques structures MOS sont présentées. Un calcul préliminaire basé sur des équations théoriques a été fait pour valider la simulation. Avec la structure SiO₂/p-Si, nous avons pu extraire les différents régimes à partir des structures de bandes d'énergie obtenues. Nous sommes arrivés aussi à évaluer le champ et le potentiel électriques à travers toute la structure, ainsi que la variation des porteurs libres (électrons-trous) à l'intérieur du semiconducteur au régime d'inversion. Le potentiel de surface et la capacité MOS en basse et haute fréquence en fonction de la tension de grille sont aussi déterminés afin de délimiter les régimes de fonctionnement. Après, nous avons appliqué notre code de simulation sur une structure MOS utilisant des matériaux innovants, en substituant le SiO₂ par un oxyde high-k (HfO₂, La₂O₃) et le Si par un matériaux III-V (GaAs). Les résultats de simulation de la structure HfO2/GaAs ont montré que la concentration des électrons en régime d'inversion sont très grande par rapport à la structure classique (SiO₂/p-Si), en plus la diminution de l'épaisseur de HfO₂ favorise l'amélioration de cette concentration. Alors, l'utilisation des matériaux high-k et III-V permettent d'augmenter l'épaisseur physique de la couche oxyde tout en conservant la capacité d'oxyde équivalente à celle du SiO₂ et l'amélioration de la qualité d'interface ox/sc ce qui maintient le contrôle électrostatique de la grille et par conséquent diminue les courants parasites à travers la grille.

Conclusion générale

Face à la volonté de repousser les limites de la miniaturisation afin de contrer les phénomènes parasites induits par les petites dimensions. Plusieurs solutions sont envisagées parmi lesquelles, l'utilisation des matériaux innovants pour l'empilement de grille comme (high-k/III-V) qui permettent de compenser, sous certaines conditions ces phénomènes parasites.

L'objectif de ce travail de mémoire était de faire une étude et une simulation de la structure MOS dans le but d'améliorer ses performances basant sur des structures avec des matériaux innovants.

Dans le premier chapitre, après avoir donné une présentation générale sur les matériaux qui construisent la structure MOS. Une analyse de l'empilement métal-oxydesemiconducteur a été faite avec une structure idéale non polarisée afin de montrer les paramètres physiques importants qui entrent dans cette étude. Ensuite, une polarisation était appliquée pour étudier les différents régimes de fonctionnement de la structure. L'aspect dynamique de la capacité a été aussi développé dans chaque mode de fonctionnement en basse et haute fréquence pour mettre en évidence l'importance de la caractéristique C-V. A la fin de ce chapitre, nous avons présenté les phénomènes physiques apparaissant avec la réduction des dimensions et qui sont susceptibles à dégrader les caractéristiques de la structure. Une solution prometteuse pour conter ces effets est l'introduction de nouveaux matériaux dans l'empilement de grille, matériaux à haute permittivité dans l'oxyde et à forte mobilité dans le semiconducteur.

Le deuxième chapitre est basé sur une simulation de l'empilement Métal-Oxyde-Semiconducteur sous l'environnement COMSOL. Premièrement, nous avons exposé le modèle théorique utilisé qui nous a permis de déterminer les propriétés électrostatiques des structures étudiées. Ensuite, des simulations de quelques structures MOS sont présentées. Un calcul théorique basé sur les équations du modèle a été fait pour valider cette simulation. A partir de la structure SiO₂/p-Si, nous avons pu extraire les différents régimes de fonctionnement de la structure à travers sa structure de bandes d'énergie, le champ et le potentiel électriques à travers la structure ainsi que la variation de porteurs libres dans le semiconducteur au mode d'inversion. Le potentiel de surface et la capacité MOS en basse et haute fréquence en fonction de la tension de grille sont aussi déterminés afin de délimiter les régimes de fonctionnement. A la fin, nous avons adapté notre code de simulation sur des structures MOS utilisant des matériaux innovants. Les résultats des structures (HfO₂, La₂O₃) /GaAs ont montré une grande amélioration des paramètres électrostatiques ce qui lève le contrôle de la grille sur la zone active et par conséquent diminue les effets parasites à travers cette grille.

- 1. GORDON Moore "Progress in digital integrated electronics", International Electron Device Meeting (IEDM) techn. Digest, (1975), 11-13.
- 2. D. Kahng and M. Atalla, "Silicon-Silicon Dioxide Field Induced Devices" Device Research Conf. 1960.
- 3. Renu Rajput, Rakesh Vaid, "flash memory devices with metal floating gate/metal nanocrystals as the charge storage layer: a status review", *Facta Universitatis electronics and Energetics*, June 2020, vol. 33, No 2, pp. 155-167
- 4. J. Robertson, "High dielectric constant gate oxides for metal oxide Si transistors", *institute of physics publishing*, Rep. Prog. Phys. **69** (2006) 327–396
- Mathieu, H., Fanet, H., "Physique des semiconducteurs et des composants électroniques ", © Dunod, Paris, 6^{ème} édition (2009), ISBN 978-2-10-054134-8
- SZE, S. M., KWOK, K. NG., "Phhysics of Semiconductor Device", © A JOHN WILEY & SONS, JNC., PUBLICATION, USA, Third Edition (2007), ISBN 978-0-47 1-1 4323-9
- Ghibaudo. G., Clerc. R., Vincent. E., Bruyère. S. et Autran. J.L., "Gate dielectrics for ultimate CMOS technologies-limitations and alternative solutions", C. R. Acad. Sci. Paris, t.1, Série IV. p. 911-927, 2000.
- Lin, T.D., Chang, P., Wu, Y.D., Chiu, H. C., Kwo, J. et Hong, M., "Achieving very high drain current of 1.23 mA/μm in a 1-μm-gate-length self-aligned inversion-channel MBE-Al₂O₃/Ga₂O₃(Gd₂O₃)/In_{0.75}Ga_{0.25}As MOSFET", *Journal of Crystal Growth 323*, (2011), 518 – 521
- 9. P. Habas; J.V. Faricelli, "Investigation of the physical modeling of the gate-depletion effect". Transactions on Electron Devices. Vol.39, p.1496-1500, 1992.
- 10. Cristina Miccoli and Ferdinando Iucolano. Study of oxide trapping in sic mosfets by means of tcad simulations. *Materials Science in Semiconductor Processing*, 97:40–43, 2019.
- 11. Baccarani, G., Wordeman, M. R. and Dennard, R. H., "Generalized scaling theory and its application to a ¹/₄ micrometer MOSFET design", *IEEE Trans. Electron device*, V. 31, n°. 4, (1984), 452 462.
- 12. Asenov, A., Brown, A. R., Davies, J. H., Kaya, S. and Slavcheva, G., "Simulation of intrinsic parameter fluctuation in decananometer and nanometer-scale MOSFETs", *IEEE Trans. Electron Dévices*, V. 50, n° 9, (2003), 1837 1852.

- 13. Packan, P. et al, "High Performance 32nm Logic Technoloy Featuring 2nd Generation High-k + Metal Gate Transistors", in *Proc. IEDM*, (2009), 1 4.
- 14. Heyns, M. M. and Tsai, W., "Ultimate Scaling of CMOS Logic Devices with Ge and III-V Materials", *MRS Bulletin*, V. 34, (2009), 485 - 492.
- 15. Houssa, M. and Heyns, M. M., "High-k Gate Dielectrics", edited by M. Houssa (IOP Publishing, Bristol, U.K., 2004), Chap. 1.1.
- Gusev, E. P., Narayanan, V. and Frank, M. M., "Advanced high-k dielectric starcks with PolySi and metal gates: Recent progress and current challenges", IBM j. res. & dev., V. 50, n° 4/5, (2006), 387 - 410.
- 17. G.D. Wilk, R. Wallace, J.M. Anthony. "High-k gate dielectrics: current status and materials properties considerations", Journal Applied Physics, Vol.89, pp.5243, 2001.
- 18. Chau, R., "Challenges and Opportunities of III-V Nanoelectronics for Future Logic Applications", *in Proc.* 64th Dev. Research Conf., (2006), 3 4.
- 19. Becke, H., Hall, R. and White, J., "Gallium arsenide MOS transistors", *Solid-State Electron.*, V. 8, n° 10, (1965), 813 818.
- 20. Saraswat, K. C., Chui, C. O., Kim, D., Krishnamohan, T. and Pethe, A., "High Mobilily Materials and Novel Device Structures for High Performance Nanoscal MOSFETs", in *IEDM Tech. Dig*, (2006), 1 4.
- 21. https://www.comsol.fr/
- 22. https://www.ioffe.ru/SVA/NSM/Semicond/index.html
- 23. V. V. Afanas'ev and A. Stesmans, "Internal photoemission at interfaces of high-κ insulators with semiconductors and metals", J. Appl. Phys., vol. 102, p. 081301, 2007.