Université Blida 1

Implémentation FPGA de détecteurs CFAR pour l’acquisition d’un signal Galileo

Afficher la notice abrégée

dc.contributor.author Dehouche, Siham; Benachenhou, Kamel (promoteur)
dc.date.accessioned 2019-12-09T11:34:20Z
dc.date.available 2019-12-09T11:34:20Z
dc.date.issued 2009
dc.identifier.uri http://di.univ-blida.dz:8080/jspui/handle/123456789/3867
dc.description 114 p.;ill.+1 cd rom.-Mémoire d’ingénieur d’état en Aéronautique option Installation.-Numéro de Thèse 020/2009 fr_FR
dc.description.abstract Résumé Ce travail consiste à étudier et simuler l’opération d’acquisition pour le code CA du signal GPS et le futur signal GALILEO en utilisant le logiciel Matlab. Le bloc d’acquisition se compose d’un étage de recherche et d’un étage de détection, à ce niveau, nous proposons plusieurs structures CFAR (Constant False Alarm Rate) (Cell Averaging (CA), Greatest Of (GO), and Smallest Of (SO)), nous les étudions à la présence de bruit et de multitrajets dans un milieu urbain. Nous proposons aussi les performances des détecteurs CFAR en termes de probabilité de détection. Les résultats obtenus pourront être utilisés pour le système GPS tout comme pour GALILEO. Les structures CFAR simulés sur le Matlab seront aussi réalisées sur FPGA(Field Programable Gates Array) en utilisant le langage VHDL. Abstract In this work, the acquisition algorithms are studied and analyzed with help of Matlab simulations for GPS C/A code and Binary offset carrier BOC modulated GALILEO signals. The acquisition blocs consists of search stage and detection stage, at this level different Constant False Alarm Rate (CFAR) detectors (Cell Averaging (CA), Greatest Of (GO), and Smallest Of (SO)), are proposed and studied in the presence of noise and strong urban multipath interference. The detection performance of the CFAR is studied and analyzed. Also is studied the detection probability and performance of these different types of CFAR detectors. The obtained results for these CFAR detectors can be used in both, GPS or GALILEO receivers in case of indoor navigation. The CFAR detectors will be realized on FPGA circuits using the VHDL language. fr_FR
dc.language.iso fr fr_FR
dc.publisher Université Blida 01 fr_FR
dc.subject Détecteurs CFAR fr_FR
dc.subject Signal Galileo fr_FR
dc.subject Technologie FPGA fr_FR
dc.title Implémentation FPGA de détecteurs CFAR pour l’acquisition d’un signal Galileo fr_FR
dc.type Thesis fr_FR


Fichier(s) constituant ce document

Ce document figure dans la(les) collection(s) suivante(s)

Afficher la notice abrégée

Chercher dans le dépôt


Recherche avancée

Parcourir

Mon compte