Veuillez utiliser cette adresse pour citer ce document :
https://di.univ-blida.dz/jspui/handle/123456789/1164
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | Benaouadi, Arezki | - |
dc.contributor.author | Djemoui, Mohamed | - |
dc.date.accessioned | 2019-10-21T09:12:24Z | - |
dc.date.available | 2019-10-21T09:12:24Z | - |
dc.date.issued | 2012 | - |
dc.identifier.uri | http://di.univ-blida.dz:8080/xmlui/handle/123456789/1164 | - |
dc.description | 4.621.1.096 ; 30 cm ; illustré | fr_FR |
dc.description.abstract | Le but de notre projet est le traitement vidéo en temps réel par un filtre non linéaire «le filtre médian», ce qui nous a obliger à utiliser des circuits logiques programmables (des circuits électroniques rapides), Capables de manipuler les grandes quantités d’informations générées par la source vidéo. Pour cela, on a travaillé avec La carte FPGA ayant cette capacité de calcul. Pour diminuer le temps de traitement on a utilisé quatre RAMs blocs pour chaque instant on génère les signaux de commande des RAMs de sortie que on a sélectionné 3 RAMs on mode lecture et une en mode écriture. | fr_FR |
dc.language.iso | fr | fr_FR |
dc.publisher | Univ Blida1 | fr_FR |
dc.subject | system generator | fr_FR |
dc.title | Filtrage des séquences vidéo sur FPGA avec l’outil X.S.G (xilinx system generator) | fr_FR |
Collection(s) : | Mémoires de Master |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
PFE FINAL.pdf | 10,32 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.