Veuillez utiliser cette adresse pour citer ce document :
https://di.univ-blida.dz/jspui/handle/123456789/12761
Titre: | Etude et simulation d’une RAM 4x4 bits |
Auteur(s): | Anane, Walid Terrati, Lyes |
Mots-clés: | Mémoire statique . ; Masques . ; Portes logiques ; Transistors |
Date de publication: | 2021 |
Editeur: | Univ Blida1 |
Résumé: | La complexité des applications de traitement de données dans les ordinateurs nécessite de plus en plus de mémoire pour que le système fonctionne, il y a donc une bonne demande pour des mémoires de grandes capacités avec une efficacité plus élevée. Il est plus souhaitable que les mémoires informatiques soient plus efficaces et coûtent moins cher. Le traitement des données ainsi que le stockage en mémoire statique se sont avérés adaptés aux opérations nécessitant un temps d'accès réduit. Une telle approche de la conservation des données volatiles est le concept des mémoires statiques à six transistors. Dans ce projet, nous étudions la conception de base de la mémoire statique volatile tout en décrivant les différentes propriétés de la mémoire informatique. Le travail est basé sur les outils DSCH 3.5 et Microwind 3.5. Nous utilisons une conception simulée pour les circuits électrique ainsi que les masques, nous étudions également une mémoire 4X4 en utilisant notre cellule SRAM proposée qui ne nécessite que six transistors par rapport aux conceptions utilisant des portes logiques qui sont moins efficaces et prennent plus de place car elles nécessitent un nombre de transistors plus élevé |
Description: | 621.1040 ; 65 p |
URI/URL: | http://di.univ-blida.dz:8080/jspui/handle/123456789/12761 |
Collection(s) : | Mémoires de Master |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
memoire finale.pdf | 2,21 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.