Veuillez utiliser cette adresse pour citer ce document :
https://di.univ-blida.dz/jspui/handle/123456789/15587
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | REGHMIT, Omar | - |
dc.contributor.author | SAID, Nadjib | - |
dc.date.accessioned | 2022-04-20T10:24:48Z | - |
dc.date.available | 2022-04-20T10:24:48Z | - |
dc.date.issued | 2020 | - |
dc.identifier.citation | blida1 | fr_FR |
dc.identifier.uri | http://di.univ-blida.dz:8080/jspui/handle/123456789/15587 | - |
dc.description | 4.621.1.1067 ; 66p | fr_FR |
dc.description.abstract | Résumé : Le but de ce travail est d’étudier la structure des différents types d’addit ionneur 4 bits qui sont utilisés dans les systèmes électroniques tels que les processeurs et autres. La structure exacte de ces composants (transistors, portes logiques, ..), leurs propriétés et le mode de leur fonctionnement sont expliqués. La différence de structure et de vitesse des différents types additionneurs a également été abordée dans ce mémoire. La différence entre l’additionneur Ripple-Carry et CARRY LOOK-AHEAD réside dans le transfert d'informations. L'étude nous a également permis de révéler les défauts de temporisation précise pendant le fonctionnement, et ceci en utilisant les logiciels de simulation MICROWIND et DSCH. | fr_FR |
dc.language.iso | fr | fr_FR |
dc.subject | Additionneur complet ; demi-additionneur ; porte logique ; RCA ; CLA | fr_FR |
dc.title | Etude et Simulation de l’additionneur 4 Bits | fr_FR |
Collection(s) : | Mémoires de Master |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
Mémoire final_PFE.pdf | 3,42 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.