Étude et implémentation sur FPGA d'un générateur de nombres aléatoires Gaussiens  avec la méthode Box-Muller segmentée.

Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/20693

Affichage complet

Élément Dublin Core	Valeur	Langue
dc.contributor.author	Abdi, Naima	-
dc.contributor.author	Skander, Sarah	-
dc.date.accessioned	2023-01-29T09:39:32Z	-
dc.date.available	2023-01-29T09:39:32Z	-
dc.date.issued	2022	-
dc.identifier.uri	https://di.univ-blida.dz/jspui/handle/123456789/20693	-
dc.description	4.621.1.1140. 66P	fr_FR
dc.description.abstract	étudedune structure de générateur de nombres aléatoires gaussiens BoxMuller, utilisant la logique PFGA. Les Blocs RAM FPGA, sont associes à un multiplexeur pour réduire la taille de mémoire requise pour implémenterl’algorithme de Box-Muller.Les variables aléatoires uniformes et le sélecteur de multiplexeur sont produits par une unité basée sur un registre à décalage LFSR. On peut réduire la taille de mémoire requise en conservant la précision conventionnelle et tout les résultats obtenus montrent que la structure de Box-Muller fait réduire la taille de mémoire requise, lorsqu’elle est implémentée sur FPGA.	fr_FR
dc.language.iso	fr	fr_FR
dc.publisher	blida1	fr_FR
dc.subject	:PFGA, Blocs RAM FPGA, LFSR, Box-Muller.	fr_FR
dc.title	Étude et implémentation sur FPGA d'un générateur de nombres aléatoires Gaussiens avec la méthode Box-Muller segmentée.	fr_FR
Collection(s) :	Mémoires de Master

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
Mémoire BXFINALE - Copie.pdf		1,88 MB	Adobe PDF	Voir/Ouvrir

DSpace JSPUI