Conception d’Amplificateur à Faible Bruit en Technologie CMOS à 2.4 GHz

Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/31040

Affichage complet

Élément Dublin Core	Valeur	Langue
dc.contributor.author	YAHIAOUI AICHA AMINA	-
dc.contributor.author	KANOUN ZINEB	-
dc.date.accessioned	2024-10-07T12:18:24Z	-
dc.date.available	2024-10-07T12:18:24Z	-
dc.date.issued	2024	-
dc.identifier.uri	https://di.univ-blida.dz/jspui/handle/123456789/31040	-
dc.description	4.621.1.1333;58p	fr_FR
dc.description.abstract	Le but de ce travail est la conception d'un LNA (Low Noise Amplifier) en technologie CMOS (Complementary Metal Oxide Silicon) 0.18μm pour les applications sans fil, nécessitant les différents paramètres de conception pour atteindre un compromis fourni une faible bruit NF, une faible consommation de puissance et un facteur de qualité élevé. La méthode d’analyse PCNO (optimisation de bruit sous contrainte de puissance) optée pour cette conception a permis d’atteindre cet objectif en réalisant un bon compromis entre ces performances du LNA: NF=1.7 dB, S 21 =15.3dB, S 11 =-16.3dB,S 12 =-35dB dB et S 22 =4.74dB	fr_FR
dc.language.iso	fr	fr_FR
dc.publisher	blida1	fr_FR
dc.subject	amplificateur à faible bruit, LNA, PCNO, CMOS	fr_FR
dc.title	Conception d’Amplificateur à Faible Bruit en Technologie CMOS à 2.4 GHz	fr_FR
Collection(s) :	Mémoires de Master

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
Rescue1.asd (7).pdf		2,33 MB	Adobe PDF	Voir/Ouvrir

DSpace JSPUI