Implémentation sur FPGA d'une méthode de segmentation des images par Level Set

Abstract

L’objectif essentiel de notre mémoire est l’implémentation sur un circuit FPGA (Field Programmable Gate Array) d’une méthode de segmentation des images par ensemble des niveaux sans réinitialisation. Dans un premier temps, un algorithme a été élaboré et validé par l’outil Matlab. Par la suite, une architecture a été proposée et implémentée sous l’environnement Xilinx ISE 7.2.