Implémentation sur FPGA d'une méthode de segmentation des images par Level Set

Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/38871

Titre:	Implémentation sur FPGA d'une méthode de segmentation des images par Level Set
Auteur(s):	Oukil, Abdelkader Talbi, Farid
Mots-clés:	Traitement d’image, segmentation, ensemble des niveaux, VHDL, FPGA.
Date de publication:	2011
Editeur:	Blida1
Résumé:	L’objectif essentiel de notre mémoire est l’implémentation sur un circuit FPGA (Field Programmable Gate Array) d’une méthode de segmentation des images par ensemble des niveaux sans réinitialisation. Dans un premier temps, un algorithme a été élaboré et validé par l’outil Matlab. Par la suite, une architecture a été proposée et implémentée sous l’environnement Xilinx ISE 7.2.
Description:	4.621.1.065 ; 109 p
URI/URL:	https://di.univ-blida.dz/jspui/handle/123456789/38871
Collection(s) :	Mémoires de Master

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
4.621.1.065.pdf		9,67 MB	Adobe PDF	Voir/Ouvrir

DSpace JSPUI