Architecture pour détection de contour actif sur FPGA

Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/5420

Affichage complet

Élément Dublin Core	Valeur	Langue
dc.contributor.author	Abdelli, Lotfi	-
dc.date.accessioned	2020-02-17T13:42:11Z	-
dc.date.available	2020-02-17T13:42:11Z	-
dc.date.issued	2012	-
dc.identifier.citation	Blida	fr_FR
dc.identifier.uri	http://di.univ-blida.dz:8080/jspui/handle/123456789/5420	-
dc.description	87 p. : Ill. ; 30 cm.	fr_FR
dc.description.abstract	Notre travail présente une contribution a l implémentation sur FPGA de détecteurs de contours en temps réel. deux axes sont traités l' approche analytique et l'approche analytique et l'approche du contour actif. Comme première partie nous avons adapté la méthode de canny pour une implémentation et un traitement temps réel sur FPGA. Dans la deuxième partie, nous avons étudié et proposé une architecture pour le contour actif temps réel implémentable sur FPGA.	fr_FR
dc.language.iso	fr	fr_FR
dc.publisher	Univ-Blida1.	fr_FR
dc.subject	FPGA	fr_FR
dc.subject	Architecture	fr_FR
dc.title	Architecture pour détection de contour actif sur FPGA	fr_FR
dc.type	Thesis	fr_FR
Collection(s) :	Thèse de Magister

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
32-530-565-1.pdf	Thèse de Magister	4,9 MB	Adobe PDF	Voir/Ouvrir

DSpace JSPUI