Architecture pour détection de contour actif sur FPGA

Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/5420

Titre:	Architecture pour détection de contour actif sur FPGA
Auteur(s):	Abdelli, Lotfi
Mots-clés:	FPGA Architecture
Date de publication:	2012
Editeur:	Univ-Blida1.
Référence bibliographique:	Blida
Résumé:	Notre travail présente une contribution a l implémentation sur FPGA de détecteurs de contours en temps réel. deux axes sont traités l' approche analytique et l'approche analytique et l'approche du contour actif. Comme première partie nous avons adapté la méthode de canny pour une implémentation et un traitement temps réel sur FPGA. Dans la deuxième partie, nous avons étudié et proposé une architecture pour le contour actif temps réel implémentable sur FPGA.
Description:	87 p. : Ill. ; 30 cm.
URI/URL:	http://di.univ-blida.dz:8080/jspui/handle/123456789/5420
Collection(s) :	Thèse de Magister

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
32-530-565-1.pdf	Thèse de Magister	4,9 MB	Adobe PDF	Voir/Ouvrir

DSpace JSPUI