Étude et implémentation sur FPGA d’un code correcteur d’erreurs de type Reed-Solomon

Veuillez utiliser cette adresse pour citer ce document : https://di.univ-blida.dz/jspui/handle/123456789/5663

Titre:	Étude et implémentation sur FPGA d’un code correcteur d’erreurs de type Reed-Solomon
Auteur(s):	Layadi, Bachreddine Bentoucha, Mohamed Amine; Allailou, Boufeldja (promoteur)
Mots-clés:	Codage Reed-Solomon; FPGA VHDL
Date de publication:	2007
Editeur:	Université Blida 01
Résumé:	Résumé Dans ce travail nous allons étudier et analyser le codage Reed-Solomon. Le codeur ainsi que le décodeur seront simulés sous VHDL afin de réaliser une implémentation FPGA Abstract In the work we will study and analyse the Reed-Solomon coding. We will write a program with VHDL to simulate encoder and decoder, and then we discuss the hardware implementation on FPGA
Description:	106 p.; ill.+1 cd rom.-Mémoire d’ingénieur d’état en Aéronautique option Installation .-Numéro de Thèse 035/2007
URI/URL:	http://di.univ-blida.dz:8080/jspui/handle/123456789/5663
Collection(s) :	ingénieur d'etat

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
035-2007.pdf		39,15 MB	Adobe PDF	Voir/Ouvrir

DSpace JSPUI