Étude et implémentation sur FPGA d'un générateur de nombres aléatoires Gaussiens avec la méthode Box-Muller segmentée.

Abstract

étudedune structure de générateur de nombres aléatoires gaussiens BoxMuller,

utilisant la logique PFGA. Les Blocs RAM FPGA, sont associes à un multiplexeur pour réduire la taille de mémoire requise pour implémenterl’algorithme de Box-Muller.Les variables aléatoires uniformes et le sélecteur de multiplexeur sont produits par une unité basée sur un registre à décalage LFSR. On peut réduire la taille de mémoire requise en conservant la précision conventionnelle et tout les résultats obtenus montrent que la structure de Box-Muller fait réduire la taille de mémoire requise, lorsqu’elle est implémentée sur FPGA.