Résumé:
Avec l'avènement du développement technologique, il est actuellement possible d'intégrer des millions de transistors sur une seule et même puce. Ceci a donné naissance à des systèmes électroniques communément appelés les Systèmes sur Puce (SoC).
Les systèmes actuels se caractérisent par un fort degré de communication, les architectures précédentes à base de bus ou de barres croisées ne peuvent être utilisées à cause de la largeur de bande limitée qu'elles offrent. Il est donc nécessaire d'opter pour un réseau sur puce répondant aux contraintes de largeur de bande, de surface et de consommation de puissance.
Le présent sujet consiste alors à placer les composants du système en vue de concevoir un réseau sur puce dans le cadre des architectures 3D. Ce placement est un problème d'optimisation multicritères dont la solution exacte ne peut être obtenue en un temps polynomial. Il s'agira donc d'opter pour une heuristique afin d'obtenir une solution intéres sante en un temps CPU raisonnable. La qualité de la solution sera fortement dépendante de l'emplacement de ces composants sur l'architecture 3D.
Mots clés : SoC, communication, réseau sur puce, architectures 3D, placement, optimisation, heuristique.
