Afficher la notice abrégée
dc.contributor.author |
Azibi, Rafik |
|
dc.contributor.author |
Djellali, Samir |
|
dc.date.accessioned |
2022-06-01T07:17:36Z |
|
dc.date.available |
2022-06-01T07:17:36Z |
|
dc.date.issued |
2016 |
|
dc.identifier.uri |
https://di.univ-blida.dz/jspui/handle/123456789/16710 |
|
dc.description |
4.621.1.499 ; 103p |
fr_FR |
dc.description.abstract |
Ce mémoire de fin d’études aborde une partie d’une étude et réalisation de cellule logique d’une
bibliothèque standard dédiée pour le compte d’une Centrale technologique (salle blanche) situé au
centre de développement des technologies CDTA. Cette bibliothèque facilite la conception et
l’implémentation des circuits ASIC. La bibliothèque standard est constituée de plusieurs portes
logiques simples (and, nand, or, nor.) et complexes (MUX, bascule, addit ionneur, mémoire.) avec
la technologie 1µm. l’étude en question prend en considération plusieurs facteurs, consommation
(courant, puissance), timing (délais de propagation, temps de monté et temps de décente) et
dimension. Cette étude commence par l’état de l’art sur les différentes bibliothèques des
technologies dans le marché industriel, par la suite, développé toute la théorie en prenant compte
du cahier de charge de la bibliothèque. L’outil de conception Virtuoso de Cadence sera utilisé
durant le flow de conception. Trois étapes nécessaires pour la réalisation de ses cellules logiques :
conception, dessin de masque (layout), et vérification des règles de dessin. |
fr_FR |
dc.language.iso |
fr |
fr_FR |
dc.publisher |
blida1 |
fr_FR |
dc.subject |
conception, simulation, layout. |
fr_FR |
dc.title |
Conception d’une bibliothèque de cellule standard en technologie CMOS 1μm |
fr_FR |
Fichier(s) constituant ce document
Ce document figure dans la(les) collection(s) suivante(s)
Afficher la notice abrégée