Université Blida 1

Contribution à la conception d'un crypto système embarqué sur FPGA.

Afficher la notice abrégée

dc.contributor.advisor Bellemou, Mohamed Ahmed
dc.contributor.advisor Zebouchi, Mohammed
dc.contributor.author Anane, Mohamed ( Promoteur)
dc.contributor.author Issad, Mohamed ( Promoteur)
dc.date.accessioned 2021-03-31T10:14:49Z
dc.date.available 2021-03-31T10:14:49Z
dc.date.issued 2012-07-02
dc.identifier.uri http://di.univ-blida.dz:8080/jspui/handle/123456789/10992
dc.description ill.,Bibliogr. Cote: ma-004-106 fr_FR
dc.description.abstract Dans ce travail, nous présentons la conception et l'implémentation du crypto système à clé publique le RSA embarqué sur circuit FPGA de Xilinx à base du processeur Microblaze. Les tailles des clés considérées sont de1024 bits. L'exponentiation modulaire et la multiplication modulaire sont les opérations principales du chiffrement/déchiffrement RSA. Les algorithmes d'exponentiation binaire LSB et celui de Montgomery ont été utilisés car ils sont rapides et simples à implementer. Les performances de l'algorithme de Montgomery (temps d'exécution et surface occupée) dependent de la base de représentation des données. Deux types d'implémentation ont été réalisés : une approche purement logicielle où les calculs de l'exponentiation modulaire et de la multiplication de Montgomery sont exécutées par le processeur Microblaze. Une autre approche combinant l'implémentation logicielle et matérielle où le calcul de l'exponentiation modulaire est effectué par Microblaze et la multiplication modulaire de Montgomery est implémentée sur matériel. Les résultats d'implémentation de la deuxième approche présente de meilleures performances en termes de temps d'exécution. fr_FR
dc.language.iso fr fr_FR
dc.publisher Université Blida 1 fr_FR
dc.subject conception (Contribution). fr_FR
dc.subject crypto système embarqué. fr_FR
dc.subject FPGA. fr_FR
dc.subject RSA. fr_FR
dc.subject crypto système (implémentation). fr_FR
dc.title Contribution à la conception d'un crypto système embarqué sur FPGA. fr_FR
dc.type Thesis fr_FR


Fichier(s) constituant ce document

Ce document figure dans la(les) collection(s) suivante(s)

Afficher la notice abrégée

Chercher dans le dépôt


Recherche avancée

Parcourir

Mon compte