Résumé:
Le sujet principal de notre mémoire de fin d’étude est : Automatisation des
interconnexions variables-parité pour un émulateur de décodeurs LDPC sur FPGA. Les
travaux de recherche présentés dans ce mémoire ont porté sur la réalisation des RAM
sur FPGA à partir d’un fichier Alist, nous avons étudié puis programmé sous
l’environnement Matlab system generator